CMOS射頻接收芯片的片上低噪聲電源管理系統(tǒng)研究與設計.pdf_第1頁
已閱讀1頁,還剩137頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、近年來,伴隨著射頻集成電路技術的發(fā)展和成熟,射頻通訊產(chǎn)品的成本大大降低,功能不斷完善,發(fā)展速度和普及率迅速增加。然而,隨著通訊技術的發(fā)展,應用領域的拓寬和市場競爭的日益激烈,作為射頻通訊產(chǎn)品的核心之一的射頻通訊芯片面臨巨大挑戰(zhàn),更高程度的系統(tǒng)集成已成為獲得更低的成本和更高的性能的必需手段。因此,集成所需的電源管理功能已成為射頻集成電路發(fā)展的一個重要方向。 本文基于射頻CMOS工藝,研究和設計了集成于射頻接收芯片內(nèi)的低噪聲電源管理

2、系統(tǒng)。主要完成的工作如下: 首先,結(jié)合射頻接收芯片的特點和實際運用中的需求,提出了片內(nèi)低噪聲電源管理的目標,包括提供可編程數(shù)字化管理、提供片內(nèi)電源、抑制電源噪聲和毛刺以及提供低噪聲參考電壓源。并根據(jù)所提出的目標,給出了相應的設計策略,并給出了低噪聲電源管理系統(tǒng)的體系構架。 其次,詳細分析了電源噪聲對射頻接收芯片內(nèi)各個模塊的具體影響以及各個模塊對電源噪聲的貢獻。在此基礎上,提出了以抑制片內(nèi)電源噪聲為目的的電源域劃分方案,將

3、芯片內(nèi)眾多模塊按其電源噪聲特性歸類,分別放置在相互隔離的電源域內(nèi),以減小相互之間通過電源線的噪聲干擾。 結(jié)合帶隙基準源和VTH偏置電壓源的優(yōu)點,研究并設計了一種基于數(shù)字校正方法的低噪聲參考電壓源,在獲得極低輸出噪聲的同時,又保證了參考電壓的精度。同時提出了數(shù)字化模式的參考電壓源分配網(wǎng)絡,取代了傳統(tǒng)的電流模式的參考電壓分配網(wǎng)絡,進一步降低了參考電壓源的噪聲。 在給出噪聲分析和電源抑制比分析的基礎上,提出了一種低噪聲的片內(nèi)線

4、性穩(wěn)壓器以及一種反向高隔離的片內(nèi)線性穩(wěn)壓器。另外,根據(jù)數(shù)字電路的特點,設計了一種用于數(shù)字電路的線性穩(wěn)壓器。利用這三種不同的線性穩(wěn)壓器,為射頻接收芯片的各個模塊分別提供了片內(nèi)電源。 最后,提出了基于I2C串行總線接口和片內(nèi)寄存器的數(shù)字化電源管理方案,實現(xiàn)了片內(nèi)電源管理的可編程設計。 結(jié)合以上研究和設計,本文采用TSMC0.18μm RF CMOS工藝,為數(shù)字衛(wèi)星電視(DVB—S)射頻接收芯片設計并物理實現(xiàn)了全集成的低噪聲電

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論