LDPC測試平臺時域同步算法設(shè)計及FPGA實現(xiàn).pdf_第1頁
已閱讀1頁，還剩80頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、中國地面數(shù)字電視廣播融合方案是根據(jù)中國數(shù)字電視發(fā)展現(xiàn)狀提出的一套地面數(shù)字電視標準，其中使用LDPC碼作為前向糾錯編碼。由于軟件仿真的諸多局限，所以本課題通過搭建硬件測試平臺，完成LDPC碼的解碼-誤碼測試工作。 測試平臺中的時域同步是OFDM系統(tǒng)下基于PN序列的符號和頻率同步，其算法是根據(jù)融合方案時域同步算法，同時結(jié)合測試平臺系統(tǒng)要求設(shè)計的，算法性能已經(jīng)通過Matlab仿真得以驗證。目前時域同步的Verilog模塊設(shè)計已經(jīng)完成，

2、并且通過了FPGA片上調(diào)試，達到預(yù)期效果。 本文將首先概述數(shù)字電視的發(fā)展現(xiàn)狀和中國地面數(shù)字電視融合方案及測試平臺。介于本人在該項目中的主要工作是時域同步算法設(shè)計及FPGA實現(xiàn)和LDPC碼譯碼器的FPGA設(shè)計，在文章的第三章將系統(tǒng)的介紹測試平臺時域同步的算法設(shè)計過程及Matlab仿真分析，第四章將介紹時域同步的FPGA設(shè)計、仿真及硬件調(diào)試。第五章為文章的總結(jié)部分。LDPC碼譯碼器的設(shè)計不是文章重點，所以只在第二章結(jié)尾部分作簡要的介

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論