自適應(yīng)多邊類型LDPC碼譯碼算法研究及其FPGA實(shí)現(xiàn).pdf

1、低密度奇偶校驗(yàn)碼(LDPC碼)是迄今距離Shannon限最近的一種高效糾錯(cuò)碼之一，由于其良好的糾錯(cuò)性能，已經(jīng)成為信道糾錯(cuò)編譯碼領(lǐng)域內(nèi)，繼Turbo碼后又一被重點(diǎn)研究的熱點(diǎn)，并成為未來(lái)無(wú)線移動(dòng)通信系統(tǒng)中最具競(jìng)爭(zhēng)力的候選信道編碼方案之一。相對(duì)于傳統(tǒng)的LDPC碼，多邊類型LDPC碼，即(Multi-Edge Tyoe LDPCCodes，即多邊類型LDPC碼)，在錯(cuò)誤地板、糾錯(cuò)性能、編碼實(shí)現(xiàn)復(fù)雜度等許多方面都有明顯的優(yōu)勢(shì)，特別是在短碼時(shí)候優(yōu)勢(shì)

2、更加突出。本文主要針對(duì)多邊類型LDPC碼譯碼算法進(jìn)行分析，并著重研究了其譯碼器的實(shí)現(xiàn)。
　　 在前期工作的基礎(chǔ)上，本文根據(jù)相關(guān)原理完成了對(duì)多邊類型LDPC碼的算法仿真，并與碼長(zhǎng)相同的LDPC碼進(jìn)行了對(duì)比分析，發(fā)現(xiàn)前者性能有明顯的提升。同時(shí)，從硬件實(shí)現(xiàn)角度出發(fā)，本文給出了一種多邊類型LDPC碼多碼率實(shí)現(xiàn)的間隔刪余算法，并進(jìn)行了相應(yīng)的性能分析，發(fā)現(xiàn)在相同性能要求下間隔刪余算法所占用的硬件資源更少。
　　 基于對(duì)多邊類型LDP

3、C碼的碼型結(jié)構(gòu)、譯碼算法及譯碼實(shí)現(xiàn)的深刻理解，通過(guò)對(duì)現(xiàn)有譯碼器架構(gòu)的優(yōu)缺點(diǎn)進(jìn)行分析，本文針對(duì)多邊類型LDPC碼，采用流水線和半并行架構(gòu)，從因子圖角度入手設(shè)計(jì)了一種基于RAM的譯碼器的實(shí)現(xiàn)架構(gòu)，在此架構(gòu)的基礎(chǔ)上，通過(guò)編寫(xiě)RTL代碼、仿真及綜合，在Xilinx FPGA上實(shí)現(xiàn)了碼長(zhǎng)為1280比特、碼率能在0.5到0.8之間變換的多邊類型LDPC碼譯碼器，并且在系統(tǒng)時(shí)鐘為時(shí)223 MHz，譯碼數(shù)據(jù)吞吐量能達(dá)到10Mbps。同時(shí)，該譯碼器是一種