高階ΣΔ調(diào)制器研究與設(shè)計(jì).pdf

1、∑△調(diào)制技術(shù)自二十世紀(jì)六十年代誕生以來(lái)，經(jīng)過(guò)若干代的發(fā)展，現(xiàn)已成為超大規(guī)模集成電路系統(tǒng)中實(shí)現(xiàn)高性能數(shù)模轉(zhuǎn)換接口電路的主流技術(shù)之一?；凇啤髡{(diào)制技術(shù)的∑△數(shù)據(jù)轉(zhuǎn)換器，結(jié)合應(yīng)用過(guò)采樣技術(shù)和噪聲整形技術(shù)，能夠把量化噪聲推到高頻端，從而顯著地提高數(shù)據(jù)轉(zhuǎn)換器的信噪比，與傳統(tǒng)奈奎斯特率數(shù)據(jù)轉(zhuǎn)換器相比，它具有明顯的優(yōu)點(diǎn)：一方面，它充分利用了現(xiàn)代CMOS工藝技術(shù)高速高密度的特點(diǎn)，采用數(shù)字信號(hào)處理技術(shù)來(lái)完成高分辨率模擬信號(hào)的轉(zhuǎn)換，適應(yīng)了現(xiàn)代先進(jìn)工藝低壓工

2、作和便攜系統(tǒng)低功耗工作的要求；另一方面，作為∑△數(shù)據(jù)轉(zhuǎn)換器核心的∑△調(diào)制器實(shí)現(xiàn)電路簡(jiǎn)單，并且對(duì)模擬電路的非理想因素具有很低的敏感度，這樣極大簡(jiǎn)化了對(duì)模擬器件匹配的要求?，F(xiàn)在，∑△調(diào)制技術(shù)中噪聲整形的概念依然被不斷地提煉，并應(yīng)用到新的領(lǐng)域中。 ∑△調(diào)制器是一個(gè)非線性系統(tǒng)，本論文在綜合當(dāng)前研究現(xiàn)狀的基礎(chǔ)上，對(duì)∑△調(diào)制器的理論進(jìn)行了回顧，并對(duì)1-bit量化∑△調(diào)制器的非線性特性、設(shè)計(jì)方法以及測(cè)試方法等進(jìn)行了研究和論述。 首先，

3、論文闡述了過(guò)采樣和噪聲整形的概念，并從線性模型出發(fā)，對(duì)∑△調(diào)制器的性能參數(shù)作了介紹，同時(shí)還對(duì)調(diào)制器常用的拓?fù)浣Y(jié)構(gòu)及常用技術(shù)等作了說(shuō)明。采用1-bit量化器的∑△調(diào)制器具有強(qiáng)烈的非線性，如樣式噪聲和穩(wěn)定性等。論文運(yùn)用數(shù)學(xué)手段從極限環(huán)的角度分析了樣式噪聲產(chǎn)生的原因，理論分析表明，高階調(diào)制器比低階調(diào)制器具有更好的樣式噪聲特性，合理利用模擬電路中的熱噪聲，可以破除極限環(huán)，更好地抑制樣式噪聲。論文采用擬線性模型，對(duì)∑△調(diào)制器的穩(wěn)定性進(jìn)行了分析，并

4、總結(jié)了判斷∑△調(diào)制器穩(wěn)定性的經(jīng)驗(yàn)公式。 其次，論文提出了一種新型的∑△調(diào)制器行為級(jí)設(shè)計(jì)方法。它采用分別設(shè)計(jì)∑△調(diào)制器傳輸函數(shù)的零點(diǎn)和極點(diǎn)的方法，用數(shù)值計(jì)算程序來(lái)綜合高階∑△調(diào)制器的噪聲傳輸函數(shù)的極點(diǎn)，并運(yùn)用噪聲功率增益作為穩(wěn)定性參量來(lái)判斷所設(shè)計(jì)的∑△調(diào)制器的穩(wěn)定性；同時(shí)，論文還給出了調(diào)制器中積分器系數(shù)映射實(shí)現(xiàn)的方法，并根據(jù)∑△調(diào)制器的通用結(jié)構(gòu)，推導(dǎo)提出了狀態(tài)變量縮放的解析公式。 再次，論文設(shè)計(jì)了兩個(gè)采用1-bit量化器的

5、單級(jí)高階∑△調(diào)制器以及話帶編解碼芯片模擬前端電路。設(shè)計(jì)從∑△調(diào)制器的規(guī)格要求出發(fā)，先在行為級(jí)綜合得到噪聲傳輸函數(shù)，然后運(yùn)用包含了電路噪聲和非理想因素的simulink模型進(jìn)行仿真，最終用電路實(shí)現(xiàn)。第一個(gè)設(shè)計(jì)為256倍過(guò)采樣的三階∑△調(diào)制器，具有8kHz信號(hào)帶寬和14-bit精度，主要用于聲頻信號(hào)處理；第二個(gè)設(shè)計(jì)為64倍過(guò)采樣的五階調(diào)制器，具有100kHz信號(hào)帶寬和16-bit精度，主要用于高品質(zhì)音頻信號(hào)處理電路，設(shè)計(jì)中采用1-bit量化

6、前饋結(jié)構(gòu)以降低調(diào)制器對(duì)電路中運(yùn)放的性能參數(shù)要求。電路設(shè)計(jì)仿真表明，在3V電源電壓工作時(shí)兩者的功耗分別為3mW和13.6mW。話帶編解碼芯片模擬前端電路包括三階∑△調(diào)制器、帶隙基準(zhǔn)電壓參考源、開(kāi)關(guān)電容濾波器、輸入緩沖器和輸出驅(qū)動(dòng)器等電路。文中設(shè)計(jì)的新穎的啟動(dòng)電路，可以徹底避免帶隙基準(zhǔn)電路在上電過(guò)程進(jìn)入第三個(gè)簡(jiǎn)并點(diǎn)的問(wèn)題，使帶隙基準(zhǔn)能夠可靠地為調(diào)制器電路提供參考電壓和偏置電流。整個(gè)電路用0.25umCMOS工藝設(shè)計(jì)并進(jìn)行了多項(xiàng)目晶圓(MPW