基于事件的Verilog結(jié)構(gòu)化操作語義.pdf

1、隨著數(shù)字通信和自動化控制等領域的高速發(fā)展和世界范圍的高技術競爭加劇，人們對數(shù)字系統(tǒng)提出了越來越高的要求。而就目前來說，數(shù)字電路設計能力遠遠落后于制造技術的進步。當前在數(shù)字邏輯設計領域內(nèi)，硬件設計通常都是使用硬件描述語言來描述不同抽象級別的設計。為了確保開發(fā)的正確性，對硬件描述語言準確的理解是十分必要的。 Verilog是目前工業(yè)界廣泛使用的一種硬件描述語言，它可以在行為和結(jié)構(gòu)上對硬件進行設計和描述，但是它的形式化語義研究還不夠充

2、分，并且IEEE標準也是采用非形式化的描述方法，這就會帶來諸如在不同版本的實現(xiàn)上運行結(jié)果不同，設計人員對程序的理解產(chǎn)生偏差等問題。顯然目前需要給Verilog一種形式化的邏輯語義，以此來證明程序間(描述和執(zhí)行結(jié)果)的等價性。從而提高所開發(fā)系統(tǒng)的正確性和可靠性。 形式語義學是軟件工程學的基礎理論之一，語言的形式語法和形式語義已成為程序設計語言的必要組成部分。操作語義學是形式語義學的一個分類，它通過語言的實現(xiàn)方式定義語言的語義。本文