用于成像雷達(dá)模擬信號(hào)源的DSP接口板設(shè)計(jì)與實(shí)現(xiàn).pdf

1、本課題屬于某成像雷達(dá)模擬信號(hào)源的信號(hào)處理部分。成像雷達(dá)模擬信號(hào)源可用于檢測(cè)某彈載雷達(dá)的測(cè)高和成像性能。其傳統(tǒng)的實(shí)現(xiàn)方式是以修改延遲時(shí)間,信號(hào)幅度,頻率,相位等參數(shù)構(gòu)造雷達(dá)回波信號(hào),這通常只能驗(yàn)證雷達(dá)接收機(jī)的質(zhì)量；本課題所屬的成像雷達(dá)模擬信號(hào)源通過(guò)接收雷達(dá)發(fā)射信號(hào),使其與某地面一維距離像做卷積運(yùn)算實(shí)現(xiàn)回波構(gòu)造,再經(jīng)準(zhǔn)確延時(shí)后輸出至雷達(dá)接收機(jī)。最終既能反映雷達(dá)接收機(jī)質(zhì)量對(duì)測(cè)高和成像的影響,又能反映雷達(dá)發(fā)射機(jī)質(zhì)量對(duì)測(cè)高和成像的影響。本文首先討

2、論了總體設(shè)計(jì)要求,包括功能要求,時(shí)序要求,和接口關(guān)系三部分。功能要求體現(xiàn)了該系統(tǒng)的基本原理,時(shí)序要求明確了具體的工作過(guò)程,接口關(guān)系則讓系統(tǒng)設(shè)計(jì)更加精細(xì)化。在此基礎(chǔ)上,經(jīng)分析后提出了系統(tǒng)整體解決方案,即以FPGA為控制核心,DSP為運(yùn)算核心,結(jié)合A/D與D/A等功能模塊一同構(gòu)成信號(hào)處理系統(tǒng)。其次,文中詳細(xì)分析了各個(gè)模塊的電路構(gòu)成和系統(tǒng)參數(shù)的確定方法,并分別論述了FPGA和DSP的內(nèi)部軟件流程及所用資源的整體規(guī)劃情況,此外還對(duì)系統(tǒng)載體——6