考慮量子效應(yīng)的納米MOS器件閾值電壓及柵電容的建模與模擬.pdf

1、摘要I摘要眾所周知，實(shí)現(xiàn)社會(huì)信息化的關(guān)鍵是各種計(jì)算機(jī)和通訊機(jī)，但是其基礎(chǔ)都是微電子產(chǎn)品。目前，微電子產(chǎn)業(yè)的核心是MOS集成電路，自20世紀(jì)60年代以來(lái)，集成電路的發(fā)展一直遵循著1965年Intel公司的創(chuàng)始人之一GdonE.Moe預(yù)言的集成電路產(chǎn)業(yè)的發(fā)展規(guī)律：集成電路的集成度每3年增長(zhǎng)4倍，特征尺寸每3年縮小2倍。四十多年來(lái)，為了提高電子集成系統(tǒng)的性能、降低成本，器件的特征尺寸不斷縮小，制作工藝的加工精度不斷提高，硅片的面積不斷增大，同

2、時(shí)，集成電路的性價(jià)比也迅速提高。現(xiàn)代電子學(xué)中使用的MOS器件實(shí)際上是基于互補(bǔ)金屬氧化物半導(dǎo)體（ComplementaryMetalOxideSemiconductCMOS）工藝的，這種技術(shù)由于同時(shí)具有低功耗和高集成度的特點(diǎn)，已經(jīng)成為微電子技術(shù)的主流。IC芯片的特征尺寸也已經(jīng)從1978年的10um進(jìn)入到了納米尺度。據(jù)預(yù)測(cè)，在21世紀(jì)前半葉，微電子產(chǎn)業(yè)仍將以尺寸不斷縮小的硅基CMOS工藝技術(shù)為主流。隨著集成度的不斷提高，器件特征尺寸的不斷減

3、小，研究其面臨的技術(shù)挑戰(zhàn)和物理問(wèn)題業(yè)已成為當(dāng)前迫切而重要的課題。為了理解器件縮小進(jìn)程中的極限，必須對(duì)納米器件進(jìn)行建模和模擬，重新評(píng)估器件的性能。而納米器件建模和模擬的研究主要體現(xiàn)在納米器件的電學(xué)參數(shù)的分析與建模，本論文的主要工作就是研究了閾值電壓的量子效應(yīng)以及有效柵電容的量子效應(yīng)。當(dāng)MOSFET的尺寸不斷減小，反型層中二維量子效應(yīng)不容忽視，它會(huì)引起MOSFET的閾值電壓發(fā)生變化。通過(guò)大量的模擬發(fā)現(xiàn)納米器件的量子效應(yīng)可以歸納為兩類(lèi)：一類(lèi)是

4、垂直溝道方向的載流子發(fā)生量子效應(yīng)；另一類(lèi)是沿溝道方向的量子效應(yīng)。本文就是根據(jù)改進(jìn)后的三角勢(shì)阱場(chǎng)近似，首先考慮垂直溝道方向的一維量子化效應(yīng)，求解了波函數(shù)和分離能級(jí)的表達(dá)式，然后基于第一能級(jí)的近似，提出了一種基于物理的閾值電壓解析模型；接著基于WKB理論，考慮沿溝道方向的量子隧穿效應(yīng)，將該方向的量子效應(yīng)換算成對(duì)第一分裂能級(jí)的影響，重新定義了第一能級(jí)的邊界，然后根據(jù)有效態(tài)密度的概念，計(jì)算了二維量子效應(yīng)導(dǎo)致的閾值電壓漂移量，并給出了解析表達(dá)式。