嵌入式異構(gòu)多核體系的片上通信.pdf

1、隨著集成電路工藝的不斷進(jìn)步以及處理器體系的發(fā)展，異構(gòu)多核處理器在嵌入式領(lǐng)域中得到了廣泛的應(yīng)用，片上通信設(shè)計(jì)是提高異構(gòu)多核體系性能的關(guān)鍵技術(shù)之一。 目前，多核處理器的片上通信已經(jīng)形成了多種不同的設(shè)計(jì)，但是無(wú)法有效地解決處理核之間的協(xié)作問(wèn)題、片上通信通道分享問(wèn)題，特別是面向嵌入式異構(gòu)多核領(lǐng)域，由于芯片上的處理核種類、需求各異，對(duì)設(shè)計(jì)實(shí)現(xiàn)的代價(jià)有較高要求，因而需要進(jìn)一步的研究其片上通信以提高性能。 針對(duì)這一現(xiàn)狀，本文主要從處理

2、核間的協(xié)作方式及片上通信的互連組織層次兩個(gè)角度出發(fā)，設(shè)計(jì)一種處理核間高效協(xié)作，并具有高性能數(shù)據(jù)傳輸?shù)那度胧疆悩?gòu)多核的片上通信。 首先，本文提出了“主-輔”控制模型，由主核將任務(wù)分配給輔助核，輔助核自行建立該任務(wù)的執(zhí)行環(huán)境并處理該任務(wù)，以此為基本的核間協(xié)作方式。該協(xié)作控制模型的核心是一個(gè)通信控制單元，包含一個(gè)增強(qiáng)的信箱模塊和一個(gè)精簡(jiǎn)的DMA模塊，用以完成主輔核間的通信以及輔助核中的本地存儲(chǔ)與系統(tǒng)內(nèi)存之間的數(shù)據(jù)交換。 其次，

3、本文設(shè)計(jì)了兩條核間總線，分別為負(fù)責(zé)連接計(jì)算密集型核的計(jì)算總線與負(fù)責(zé)控制密集型核的控制總線。同時(shí)，內(nèi)存控制器被看作處理核連接在計(jì)算總線上，從而統(tǒng)一了片內(nèi)的處理核間、處理核與內(nèi)存間的控制通信與數(shù)據(jù)存取通信，形成了本文中的“統(tǒng)一通信”層次模型。 通過(guò)硬件開(kāi)發(fā)板和模擬器對(duì)本文的設(shè)計(jì)進(jìn)行了驗(yàn)證和測(cè)試分析。結(jié)果顯示，“主-輔”控制模型相對(duì)于傳統(tǒng)“RISC+DSP”設(shè)計(jì)中的協(xié)作架構(gòu)有23﹪的性能提升，“統(tǒng)一通信”層次模型的性能則分別是共享二級(jí)