嵌入式異構多核體系的片上通信.pdf

1、隨著集成電路工藝的不斷進步以及處理器體系的發(fā)展，異構多核處理器在嵌入式領域中得到了廣泛的應用，片上通信設計是提高異構多核體系性能的關鍵技術之一。 目前，多核處理器的片上通信已經(jīng)形成了多種不同的設計，但是無法有效地解決處理核之間的協(xié)作問題、片上通信通道分享問題，特別是面向嵌入式異構多核領域，由于芯片上的處理核種類、需求各異，對設計實現(xiàn)的代價有較高要求，因而需要進一步的研究其片上通信以提高性能。 針對這一現(xiàn)狀，本文主要從處理

2、核間的協(xié)作方式及片上通信的互連組織層次兩個角度出發(fā)，設計一種處理核間高效協(xié)作，并具有高性能數(shù)據(jù)傳輸?shù)那度胧疆悩嫸嗪说钠贤ㄐ拧?首先，本文提出了“主-輔”控制模型，由主核將任務分配給輔助核，輔助核自行建立該任務的執(zhí)行環(huán)境并處理該任務，以此為基本的核間協(xié)作方式。該協(xié)作控制模型的核心是一個通信控制單元，包含一個增強的信箱模塊和一個精簡的DMA模塊，用以完成主輔核間的通信以及輔助核中的本地存儲與系統(tǒng)內(nèi)存之間的數(shù)據(jù)交換。 其次，

3、本文設計了兩條核間總線，分別為負責連接計算密集型核的計算總線與負責控制密集型核的控制總線。同時，內(nèi)存控制器被看作處理核連接在計算總線上，從而統(tǒng)一了片內(nèi)的處理核間、處理核與內(nèi)存間的控制通信與數(shù)據(jù)存取通信，形成了本文中的“統(tǒng)一通信”層次模型。 通過硬件開發(fā)板和模擬器對本文的設計進行了驗證和測試分析。結果顯示，“主-輔”控制模型相對于傳統(tǒng)“RISC+DSP”設計中的協(xié)作架構有23﹪的性能提升，“統(tǒng)一通信”層次模型的性能則分別是共享二級