版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、西南交通大學(xué)碩士學(xué)位論文IEEE802.16e標(biāo)準(zhǔn)LDPC譯碼器FPGA設(shè)計(jì)與實(shí)現(xiàn)姓名:楊建平申請(qǐng)學(xué)位級(jí)別:碩士專業(yè):通信與信息系統(tǒng)指導(dǎo)教師:陳慶春20100301西南交通大學(xué)碩士研究生學(xué)位論文第1I頁(yè)AbstractSincebeingrediscoveredin1990s,LDPCcodeshaveattractedpeople’Sattentionandhavebecomeanotherresearchfocusofchannel
2、codingfiledafterTurbocodesbecauseoftheircapacityapproachingerrorcorrectioncapabilityandtheadvantagesoflowdecodingcomplexityandhighdecodingthroughputTodayLDPCcodeshavebeenwidelyappliedindifferentcommunicationsystemssuchas
3、DVB—S2,CMMBandWiFiLDPCcodesaretheoptionalchannelcodingschemeintheIEEE80216estandardWiththeprogressintheLDPCcodesinrecentyears,thereisahighprobabilitythatLDPCcodeswillbeutilizedinthefuturefourthgenerationmobilecommunicati
4、onsystemsInthispaper,theFPGAdesignandimplementationoftheLDPCdecoderfortheIEEE80216estandardishighlighted,andthethesisisorganizedasfollowsFirstlytheerror—correctionperformanceanddecodingcomplexityofseveralsoftdecisiondeco
5、dingalgorithmsarepresentedtocomparetheachivedreliabilityandtheimplementationcomplexityFinallyitisshownthat,theOffsetMin—Sumalgorithmisareasonablechoiceforthehardwareimplementationduetoitsrealiabilityandlowimplementationc
6、omplexityMeanwhile,itisvalidatedthat,theoffsetfactor∥=O125andthefixedpointformof(6:3)ishighlyrecommendedthroughputthesoftwaresimulationsSecondly,afterthecomparisonoftheimplementationarchitectureofsomeknownLDPCdecodercode
7、cs,thepartiallyparallelarchitecture,whichmeetswiththequasi—cyclicLDPCdecodingnature,isadoptedasthebasicdecodingarchitectureMoreover,someimprovedmethodsarepresentedtomakethepartiallyparalleldecodingstructuretosupportnoton
8、lyallofthe6kindsofcoderateand19kindsofcodelengthspecifiedbytheIEEE80216estandard,butalsosupporttheconsecutiveblockdatadecodingprocessingandtheearlyiterationstoppingcriterionThirdly,theLDPCdesignandimplementationisvalidat
9、edontheModelSim—basedfunctionalsimulationtestplatform,andthensynthesizedontheStratixIIGXfamilyFPGAdevicesbyusingQuartusIIsoftwarekitAndthesynthesisresultsshowthat,therealizeddecodersupportsathroughputuptomorethan95Mbpsfo
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于fpga的ieee802.16e標(biāo)準(zhǔn)ldpc譯碼器設(shè)計(jì)與實(shí)現(xiàn)
- ieee802.16e標(biāo)準(zhǔn)ldpc碼編譯碼器設(shè)計(jì)與fpga實(shí)現(xiàn)
- 基于ieee802.16e標(biāo)準(zhǔn)的ldpc譯碼器設(shè)計(jì)與實(shí)現(xiàn)
- 基于ieee802.16e標(biāo)準(zhǔn)的btc譯碼器的設(shè)計(jì)與實(shí)現(xiàn)
- 基于ieee802.16e標(biāo)準(zhǔn)的碼率兼容qcldpc編譯碼器的fpga實(shí)現(xiàn)
- ieee802.16e標(biāo)準(zhǔn)的ldpc碼的實(shí)現(xiàn)研究
- 基于ieee802.16e標(biāo)準(zhǔn)的ldpc碼編碼器設(shè)計(jì)
- 基于ieee802.16e標(biāo)準(zhǔn)的ldpc碼的編解碼器設(shè)計(jì)與實(shí)現(xiàn)
- 基于ieee802.16e標(biāo)準(zhǔn)的ldpc碼性能分析及硬件實(shí)現(xiàn)
- 基于ieee802.16e協(xié)議的ldpc編碼器的研究與實(shí)現(xiàn)
- 基于FPGA的LDPC譯碼器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于ieee802.16e協(xié)議的ldpc碼編譯碼算法的研究
- ieee802.16e信道編譯碼算法研究
- ieee802.16e協(xié)議中ctc編譯碼仿真和實(shí)現(xiàn)
- LDPC碼高效編譯碼器設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- LDPC碼譯碼器FPGA實(shí)現(xiàn)研究.pdf
- 高速LDPC編譯碼器的設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- LDPC碼迭代譯碼器的FPGA實(shí)現(xiàn).pdf
- 基于FPGA的LDPC譯碼器設(shè)計(jì).pdf
- 基于ieee802.11n協(xié)議的ldpc編譯碼器的研究與fpga實(shí)現(xiàn)
評(píng)論
0/150
提交評(píng)論