LDPC碼高效編譯碼器設(shè)計與FPGA實現(xiàn).pdf

1、隨著現(xiàn)代數(shù)字通信系統(tǒng)的飛速發(fā)展，低密度奇偶校驗碼（Low-Density Parity-Check）即LDPC碼憑借其具有逼近香農(nóng)（Shanno n）極限的性能以及低復(fù)雜度的譯碼算法和高并行度的硬件實現(xiàn)架構(gòu)成為了近年來信道糾錯編碼技術(shù)研究的重點。本文深入研究了基于FPGA的LDPC碼高效低存儲量編譯碼器的實現(xiàn)方法。主要工作包括：研究LDPC碼的編譯碼算法及并利用Matlab仿真軟件完成校驗矩陣的構(gòu)造，對多種編譯碼算法進行仿真比較，最終完

2、成高效LDPC碼編譯碼器的FPGA實現(xiàn)。
　　本文首先介紹了LDPC碼的基本概念和國內(nèi)外發(fā)展現(xiàn)狀，并通過對LDPC碼的分類和表示方法的介紹引出LDPC碼中的一類特殊碼型----準(zhǔn)循環(huán)低密度奇偶校驗碼（Quasi Cyclic-LDPC碼），QC-LDPC碼結(jié)合了結(jié)構(gòu)性和隨機性的特點，在保證LDPC碼的信道性能不變的情況下，大大減小了編碼算法的復(fù)雜程度，被廣泛應(yīng)用在眾多數(shù)字通信系統(tǒng)當(dāng)中。其次，通過Matlab仿真，實現(xiàn)了LDPC碼校

3、驗矩陣的不同構(gòu)造方法，經(jīng)過多次仿真測試分析各種構(gòu)造方式的優(yōu)缺點。然后系統(tǒng)的分析和總結(jié)LDPC碼的編譯碼方法，對傳統(tǒng)譯碼算法和快速編碼算法進行比較，并詳細推導(dǎo)了LDPC碼在高斯白噪聲信道下置信傳播譯碼算法的消息更新規(guī)則，以及由其演化而來的對數(shù)似然比譯碼算法和最小和譯碼算法，通過綜合分析確定快速編碼算法及最小和譯碼算法作為高效LDPC碼編譯碼器的基本設(shè)計思想。最后，根據(jù)快速編碼算法，選取基于IEEE802.16e標(biāo)準(zhǔn)的校驗矩陣，只存儲基矩陣