eda課程設(shè)計---數(shù)字秒表的設(shè)計

上傳人：奔*** IP屬地：河北更新時間：2024-03-01 格式：doc 頁數(shù)：24 大?。?.93MB 人氣指數(shù)：12 舉報 版權(quán)申訴

已閱讀1頁，還剩23頁未讀，繼續(xù)免費閱讀

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、　　電子課程設(shè)計　　----數(shù)字秒表的設(shè)計　　目錄　　設(shè)計任務(wù)及要求 ……………………………………………………1　　二.總體框圖 ……………………………………………………………1

2、　　三.選擇器件 ……………………………………………………………1　　四.功能模塊 ……………………………………………………………2　　4.1 分頻模塊……………………………………………………………2　　4.2 0.01秒模塊…………………………………………………………3

3、　　4.3 秒模塊………………………………………………………………5　　4.4 分模塊………………………………………………………………6　　4.5 掃描模塊……………………………………………………………7　　4.6 數(shù)碼管模塊…………………………………………………………9

4、　　4.7 三八譯碼器模塊 …………………………………………………11　　五.總體設(shè)計電路圖……………………………………………………13　　5.1總體電路設(shè)計原理圖………………………………………………13　　5.2仿真結(jié)果……………………………………………………………13

5、　　5.3管腳分配……………………………………………………………20　　5.4硬件實現(xiàn)……………………………………………………………20　　六．心得體會……………………………………………………………22　　數(shù)字秒表的設(shè)計</p&

6、gt;　　一．設(shè)計任務(wù)及要求　　設(shè)計一個數(shù)字秒表，用VHDL語言編程，并進(jìn)行下載，仿真。具體化技術(shù)指標(biāo)如下：　　（1）數(shù)字秒表的計時范圍是0秒-59分59.99秒，顯示的最長時間為59分59秒；　?。?）數(shù)字秒表的計時精度是10ms；

7、　?。?）復(fù)位開關(guān)可以在任何情況下使用，即便在計時過程中，只要按一下復(fù)位開關(guān)，計時器就清零，并做好下次計時的準(zhǔn)備；　?。?）具有啟/停開關(guān)，即按一下啟/停開關(guān)，起動計時器開始計時，再按一下啟/停開關(guān)則停止計時。　　二．總體框圖　　圖1.

8、總體框圖　　由頻率信號輸出端輸出頻率為100HZ的時鐘信號，輸入到0.0秒模塊的時鐘端clk，0.01秒模塊為100進(jìn)制的計數(shù)器，產(chǎn)生的進(jìn)位信號count輸入到下一級秒模塊的時鐘端，以此類推，直到分模塊計數(shù)到59進(jìn)60時，產(chǎn)生的進(jìn)位信號不輸出，計數(shù)清零。將0.01秒、秒、分產(chǎn)生的計數(shù)通過置數(shù)/位選再通過顯示模塊實時顯示。<b&g

9、t;　　三．器件選擇　　1、PC機(jī)一臺。　　2、CPLD/FPGA適配器板：標(biāo)準(zhǔn)配置EPF10K10LC84-4接口板，下載接口是數(shù)字芯片的下載接口（DIGITAL JTAG），主要用于CPLD/FPGA芯片的數(shù)據(jù)下載。　　3、實驗箱：裝有七段數(shù)碼管，七段

10、數(shù)碼管真值表及字型如下：　　表1.七段數(shù)碼管真值表　　七段數(shù)碼管字形如下：　　圖2.數(shù)碼管字型圖　　功能模塊　　4.1 分頻模塊設(shè)計

11、　　1.模塊圖　　圖3.分頻器模塊圖　　時鐘脈沖是50MHz，因此在實驗時需要對其進(jìn)行分頻，才能實現(xiàn)功能，若需要100Hz的時鐘，則需要對脈沖進(jìn)行250000次分頻；此外，實驗還需要數(shù)碼管動態(tài)顯示的掃描時鐘，本實驗采用1000次分頻。&

12、lt;p>　　程序　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_unsigned.all;　　entity div is

13、　　port (clk:in std_logic;　　clk1:out std_logic);　　end div;　　architecture behav of div is　　begin<

14、/b>　　process(clk)　　variable num:integer range 0 to 250000;　　variable q:std_logic;　　begin　　if

15、clk'event and clk='1'then　　if num=250000 then num:=0;q:=not q;　　else num:=num+1;　　end if;　　end i

16、f;　　clk1<=q;　　end process;　　end behav;　　4.2 0.01秒模塊設(shè)計　　1.模塊圖<

17、/p>　　圖4.0.01秒模塊圖　　0.01秒模塊由兩個十位計數(shù)器組成，可以實現(xiàn)帶有100進(jìn)制進(jìn)位和清零功能，暫停等功能。0.01秒個位輸入為100HZ脈沖，其進(jìn)位信號輸出，作為周期時鐘信號，為0.01秒十位提供脈沖。個位模塊和十位模塊都有清零信號clear和秒表啟停位start,輸出0.01秒個位、十位及進(jìn)位信號cout。&

18、lt;b>　　仿真圖　　由于該模塊是由兩個十進(jìn)制級聯(lián)而成的，現(xiàn)對一個十進(jìn)制模塊仿真，仿真圖如下：　　圖5.十進(jìn)制仿真圖　　由仿真的結(jié)果可以看出來，從0000開始計數(shù)，當(dāng)計數(shù)計到1001時，自動清零，所以該結(jié)果顯示其功能是一個十進(jìn)制計數(shù)器。</p

19、>　　程序　　由于兩個十進(jìn)制模塊是一樣的，所以現(xiàn)只給出一個十進(jìn)制模塊：　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_un

20、signed.all;　　use ieee.std_logic_arith.all;　　entity cnt10 is　　port(clk,clr,start:in std_logic;　　cout:out std_logic;

21、　daout:buffer std_logic_vector(3 downto 0));　　end cnt10;　　architecture behav of cnt10 is　　begin　　process(clk,clr,star

22、t)　　begin　　if clr='0' then daout<="0000";　　elsif(clk'event and clk='1')then　　if star

23、t='1' then　　if daout="1001" then daout<="0000";cout<='1';　　else daout<=daout+'1';cout<='0';&l

24、t;b>　　end if;　　end if;　　end if;　　end process;　　end behav;<b&g

25、t;　　4.3 秒模塊　　1.模塊圖　　圖6.秒模塊圖　　秒模塊是由一個十位計數(shù)器和一個六位計數(shù)器組成，其中十位計數(shù)器為秒個位計數(shù)，六位計數(shù)器為秒十位計數(shù)，可以實現(xiàn)帶有60進(jìn)制進(jìn)位和清零功能，暫停等功能。秒個位輸入為0

26、.01秒十位進(jìn)位脈沖，其進(jìn)位信號輸出，作為周期時鐘信號，為秒十位提供脈沖。個位模塊和十位模塊都有清零信號clear和秒表啟停位start,輸出秒個位、十位及進(jìn)位信號cout。　　仿真圖　　秒模塊是有一個十進(jìn)制和一個六進(jìn)制級聯(lián)而成的，十進(jìn)制仿真圖如圖5所示，現(xiàn)給出六進(jìn)制仿真圖：

27、　　圖7.六進(jìn)制仿真圖　　由仿真的結(jié)果可以看出來，從0000開始計數(shù)，當(dāng)計數(shù)計到0101時，自動清零，所以該結(jié)果顯示其功能是一個六進(jìn)制計數(shù)器。　　程序　　十進(jìn)制模塊在0.01秒模塊中已經(jīng)給出，現(xiàn)只給出六進(jìn)制程序：&

28、lt;p>　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_unsigned.all;　　use ieee.std_logic_arith.all;　　entity cnt6 is&l

29、t;/p>　　port(clk,clr,start:in std_logic;　　cout:out std_logic;　　daout:buffer std_logic_vector(3 downto 0));　　end cnt6;</p&g

30、t;　　architecture behav of cnt6 is　　begin　　process(clk,clr,start)　　begin　　if clr='0&

31、#39; then daout<="0000";　　elsif(clk'event and clk='1')then　　if start='1' then　　if daout="0101" then daout<=&quo

32、t;0000";cout<='1';　　else daout<=daout+'1';cout<='0';　　end if;　　end if;

33、　　end if;　　end process;　　end behav;　　4.4 分模塊　　圖8.分模塊圖<

34、p>　　分模塊和秒模塊原理一樣，也是由一個十位計數(shù)器和一個六位計數(shù)器組成，其中十位計數(shù)器為分個位計數(shù)，六位計數(shù)器為分十位計數(shù)。分模塊生成的器件可以實現(xiàn)帶有60進(jìn)制進(jìn)位和清零功能，暫停等功能，分個位輸入為秒十位進(jìn)位脈沖，其進(jìn)位信號輸出，作為周期時鐘信號，為分十位提供脈沖。個位模塊和十位模塊都有清零信號clear和秒表啟停位start,輸出分個位、十位及進(jìn)位信號cout。（由于分模塊的程序及仿真圖同秒模塊一樣，現(xiàn)不重復(fù)給出）</

35、p>　　4.5掃描模塊　　模塊圖　　圖9.掃描模塊圖　　該模塊的功能是對輸入信號依次進(jìn)行掃描顯示，產(chǎn)生對數(shù)碼管的選擇信號。<

36、b>　　仿真圖　　圖10.掃描模塊仿真圖　　本次仿真中，設(shè)定dain0是由0000-0001連續(xù)變化，dain1是由0010-0011連續(xù)變化，dain2是由0100-0101連續(xù)變化，dain3是由0110-0111連續(xù)變化，dain4是由1000-1001連續(xù)變化，dain5是由1010-1011連續(xù)變化。由仿真結(jié)果可以看出

37、，當(dāng)sel=000時，選中dain0,輸出dain0中的數(shù)據(jù)；當(dāng)sel=001時，選中dain1,輸出dain1中的數(shù)據(jù)；當(dāng)sel=010時，選中dain2,輸出dain2中的數(shù)據(jù)；當(dāng)sel=011時，選中dain3,輸出dain3中的數(shù)據(jù)；當(dāng)sel=100時，選中dain4,輸出dain4中的數(shù)據(jù)；當(dāng)sel=101時，選中dain5,輸出dain5中的數(shù)據(jù)。　　程序</

38、b>　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_unsigned.all;　　use ieee.std_logic_arith.all;

39、　　entity seltime is　　port(clk,clr,start:in std_logic;　　dain0,dain1,dain2,dain3,dain4,dain5:in std_logic_vector(3 downto 0);　　daout:out std_logic_vector(3 dow

40、nto 0);　　sel:out std_logic_vector(2 downto 0));　　end seltime;　　architecture behav of seltime is 　　signal temp:std_logic_vector(2 downto

41、0);　　signal d_out:std_logic_vector(3 downto 0);　　begin　　sel<=temp;　　process(clk,clr)

42、　　begin　　if clr='0'　　then temp<="000";　　else　　if clk'event and clk='1' the

43、n　　if temp="101" then　　temp<="000";　　else　　temp<=temp+'1';<

44、b>　　end if;　　end if;　　end if;　　end process;　　process(temp,clr,dain0,dain1,dain2,dain3

45、,dain4,dain5)　　begin　　if clr='0' then　　d_out<="0000";　　else<p&

46、gt;　　if temp="000" then d_out<=dain0;　　elsif temp="001" then d_out<=dain1;　　elsif temp="010" then d_out<=dain2;　　elsif

47、 temp="011" then d_out<=dain3;　　elsif temp="100" then d_out<=dain4;　　elsif temp="101" then d_out<=dain5;　　else d_out&l

48、t;="0000";　　end if;　　end if;　　end process;　　daout<=d_out;　　end b

49、ehav;　　4.6 數(shù)碼管模塊　　模塊圖　　圖11.數(shù)碼管模塊圖　　該模塊的功能是將輸入BCD碼數(shù)轉(zhuǎn)換為七段數(shù)碼管需要的數(shù)據(jù)。其對應(yīng)關(guān)系為：<b&

50、gt;　　表2.數(shù)碼管真值表　　仿真圖　　圖12.數(shù)碼管顯示仿真圖　　由仿真結(jié)果可以看出，當(dāng)num=0000時，led輸出為1111110；當(dāng)num=0001時，led輸出為0110000；當(dāng)num=0010時，led輸出為1101101；當(dāng)num=001

51、1時，led輸出為1111001；當(dāng)num=0100時，led輸出為0110011；當(dāng)num=0101時，led輸出為1011011；當(dāng)num=0110時，led輸出為1011111；當(dāng)num=0111時，led輸出為1110000；當(dāng)num=1000時，led輸出為1111011；當(dāng)num=1001時，led輸出為1110111。與表2的對應(yīng)關(guān)系相符合。　　程序</b&

52、gt;　　library ieee;　　use ieee.std_logic_1164.all;　　entity seg7 is　　port(num:in std_logic_vector(3 downto 0);　　led:ou

53、t std_logic_vector(7 downto 0));　　end seg7;　　architecture behav of seg7 is　　begin　　process(num)<

54、;/p>　　begin　　led<=(others=>'1');　　case num is　　when"0000"=>led<="00111111";

55、;　　when"0001"=>led<="00000110";　　when"0010"=>led<="01011011";　　when"0011"=>led<="01001111"

56、;;　　when"0100"=>led<="01100110";　　when"0101"=>led<="01101101";　　when"0110"=>led<="01

57、111101";　　when"0111"=>led<="00100111";　　when"1000"=>led<="01111111";　　when"1001"=>led&l

58、t;="01101111";　　when others=>NULL;　　end case; 　　end process;　　end behav;　　4.7 三八譯碼器模塊<p

59、>　　模塊圖　　圖13.三八譯碼器模塊圖　　該模塊的功能是將輸入BCD碼數(shù)轉(zhuǎn)換為七段數(shù)碼管需要的數(shù)據(jù),將seltime中的BCD碼編譯到共陰數(shù)碼管。　　2.仿真圖　　圖14.三八譯碼器仿真圖

60、　　由實驗結(jié)果可以看出，輸入sel與輸出q的關(guān)系有如下對應(yīng)關(guān)系：　　表3.三八譯碼器真值表　　程序　　library ieee;　　use ieee.std_logic_1164.all;&l

61、t;/p>　　use ieee.std_logic_unsigned.all;　　entity decode3_8 is 　　port(sel:in std_logic_vector(2 downto 0);　　QQ:out std_logic_vector(7 downto 0));

62、　　end decode3_8;　　architecture one of decode3_8 is 　　begin 　　QQ<="11111110" when sel=0 else&

63、lt;p>　　"11111101" when sel=1 else　　"11111011" when sel=2 else　　"11110111" when sel=3 else　　"11101111" when sel=4 e

64、lse　　"11011111" when sel=5 else　　"11111111";　　end one;　　五.總體設(shè)計電路圖&

65、lt;p>　　5.1總體電路設(shè)計原理圖　　圖15.總體電路設(shè)計原理圖　　實驗總體電路圖如圖15所示，由分頻模塊，0.01秒模塊，秒模塊，分模塊，掃描模塊，數(shù)碼管模塊和三八譯碼器模塊組成。　　其中clr為復(fù)位信號低電平有效，start為啟停開關(guān)，高電平有效。　　當(dāng)50

66、MHZ時鐘信號clk經(jīng)分頻器clk后分頻為一個100Hz脈沖，經(jīng)分頻器clk1000后分頻為一個25kHZ脈沖信號。100HZ脈沖作為0.01秒計數(shù)信號輸入使0.01秒模塊為以一百十進(jìn)制計數(shù)，滿一百后進(jìn)位，進(jìn)位信號作為秒信號時鐘使秒模塊以六十進(jìn)制計數(shù)，滿六十后進(jìn)位，進(jìn)位信號作為分信號時鐘使分模塊以六十進(jìn)制計數(shù)。25kHz脈沖信號為掃描模塊提供頻率。0.01秒模塊的個位和十位，秒模塊的個位和十位，分模塊的個位和十位分別輸出作為掃描模塊的輸

67、入信號。掃描模塊選擇輸出信號，經(jīng)過譯碼器和七段數(shù)碼管顯示時間。　　5.2 仿真結(jié)果　　1.總仿真圖　　圖16.總仿真圖　　圖17.總仿真圖&

68、lt;/b>　　圖18.總仿真圖　　圖19.總仿真圖　　圖20.總仿真圖　　頂層文件程序&

69、lt;p>　　LIBRARY ieee;　　USE ieee.std_logic_1164.all; 　　LIBRARY work;　　ENTITY tutu IS 　　PORT<

70、b>　　(　　clk : IN STD_LOGIC;　　clear : IN STD_LOGIC;　　start : IN STD_LOGIC;　　a : OUT STD_LOGIC;

71、b : OUT STD_LOGIC;　　c : OUT STD_LOGIC;　　d : OUT STD_LOGIC;　　e : OUT STD_LOGIC;　　f : OUT STD_LOGIC;　　g :

72、OUT STD_LOGIC;　　dp : OUT STD_LOGIC;　　sel : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);　　vga : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)　　);

73、　　END tutu;　　ARCHITECTURE bdf_type OF tutu IS 　　COMPONENT cnt10　　PORT(clk : IN STD_LOGIC;<p&

74、gt;　　clr : IN STD_LOGIC;　　start : IN STD_LOGIC;　　cout : OUT STD_LOGIC;　　daout : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)　　);&

75、lt;/p>　　END COMPONENT;　　COMPONENT cnt6　　PORT(clk : IN STD_LOGIC;　　clr : IN STD_LOGIC;　　start : IN STD_LOGIC;&l

76、t;p>　　cout : OUT STD_LOGIC;　　daout : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)　　);　　END COMPONENT;　　COMPONENT div

77、　　PORT(clk : IN STD_LOGIC;　　clk1 : OUT STD_LOGIC　　);　　END COMPONENT;　　COMPONENT decode3_8<p

78、>　　PORT(sel : IN STD_LOGIC_VECTOR(2 DOWNTO 0);　　QQ : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)　　);　　END COMPONENT;　　COMPONE

79、NT div1000　　PORT(clk : IN STD_LOGIC;　　clk1 : OUT STD_LOGIC　　);　　END COMPONENT;　　COMPONENT seg7&l

80、t;/p>　　PORT(num : IN STD_LOGIC_VECTOR(3 DOWNTO 0);　　led : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)　　);　　END COMPONENT;&l

81、t;p>　　COMPONENT seltime　　PORT(clk : IN STD_LOGIC;　　clr : IN STD_LOGIC;　　start : IN STD_LOGIC;　　dain0 : IN STD_LOGIC_VECTOR(3 DOWNTO 0

82、);　　dain1 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);　　dain2 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);　　dain3 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);　　dain4

83、: IN STD_LOGIC_VECTOR(3 DOWNTO 0);　　dain5 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);　　daout : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);　　sel : OUT STD_LOGIC_VECTOR(2 DOWNTO

84、0)　　);　　END COMPONENT;　　SIGNALled : STD_LOGIC_VECTOR(7 DOWNTO 0);　　SIGNALvga_ALTERA_SYNTHESIZED : STD_LOGIC_VECTO

85、R(3 DOWNTO 0);　　SIGNALSYNTHESIZED_WIRE_0 : STD_LOGIC;　　SIGNALSYNTHESIZED_WIRE_1 : STD_LOGIC;　　SIGNALSYNTHESIZED_WIRE_2 : STD_LOGIC;

86、;　　SIGNALSYNTHESIZED_WIRE_3 : STD_LOGIC;　　SIGNALSYNTHESIZED_WIRE_4 : STD_LOGIC_VECTOR(2 DOWNTO 0);　　SIGNALSYNTHESIZED_WIRE_5 : STD_LOGIC_VECTOR(3 DOWNTO 0);<

87、p>　　SIGNALSYNTHESIZED_WIRE_6 : STD_LOGIC;　　SIGNALSYNTHESIZED_WIRE_7 : STD_LOGIC_VECTOR(3 DOWNTO 0);　　SIGNALSYNTHESIZED_WIRE_8 : STD_LOGIC_VECTOR(3 DOWNTO 0);

88、　　SIGNALSYNTHESIZED_WIRE_9 : STD_LOGIC_VECTOR(3 DOWNTO 0);　　SIGNALSYNTHESIZED_WIRE_10 : STD_LOGIC_VECTOR(3 DOWNTO 0);　　SIGNALSYNTHESIZED_WIRE_11 : STD_LOGIC_VECTOR(3

89、 DOWNTO 0);　　SIGNALSYNTHESIZED_WIRE_12 : STD_LOGIC_VECTOR(3 DOWNTO 0);　　SIGNALSYNTHESIZED_WIRE_13 : STD_LOGIC;　　SIGNALSYNTHESIZED_WIRE_14 : STD_LOGIC;<

90、/p>　　BEGIN 　　b2v_inst : cnt10　　PORT MAP(clk => SYNTHESIZED_WIRE_0,　　clr => clear,　　start => st

91、art,　　cout => SYNTHESIZED_WIRE_13,　　daout => SYNTHESIZED_WIRE_7);　　b2v_inst1 : cnt6　　PORT MAP(clk => SYNTHESIZED_WIRE_1,</p&

92、gt;　　clr => clear,　　start => start,　　cout => SYNTHESIZED_WIRE_3,　　daout => SYNTHESIZED_WIRE_10);　　b2v_inst10 : cn

93、t6　　PORT MAP(clk => SYNTHESIZED_WIRE_2,　　clr => clear,　　start => start,　　daout => SYNTHESIZED_WIRE_12);

94、　　b2v_inst11 : cnt10　　PORT MAP(clk => SYNTHESIZED_WIRE_3,　　clr => clear,　　start => start,　　cout => SYNTHESIZED_WIRE_2,</p

95、>　　daout => SYNTHESIZED_WIRE_11);　　b2v_inst2 : div　　PORT MAP(clk => clk,　　clk1 => SYNTHESIZED_WIRE_0);　　b2v_inst2

96、0 : decode3_8　　PORT MAP(sel => SYNTHESIZED_WIRE_4,　　QQ => sel);　　b2v_inst3 : div1000　　PORT MAP(clk => clk,

97、　　clk1 => SYNTHESIZED_WIRE_6);　　b2v_inst4 : seg7　　PORT MAP(num => SYNTHESIZED_WIRE_5,　　led => led);　　b2v_inst5 : seltime</p&

98、gt;　　PORT MAP(clk => SYNTHESIZED_WIRE_6,　　clr => clear,　　start => start,　　dain0 => SYNTHESIZED_WIRE_7,　　dain1 =&g

99、t; SYNTHESIZED_WIRE_8,　　dain2 => SYNTHESIZED_WIRE_9,　　dain3 => SYNTHESIZED_WIRE_10,　　dain4 => SYNTHESIZED_WIRE_11,　　dain5 =>

100、 SYNTHESIZED_WIRE_12,　　daout => SYNTHESIZED_WIRE_5,　　sel => SYNTHESIZED_WIRE_4);　　b2v_inst6 : cnt10　　PORT MAP(clk => SYNTHESIZE

101、D_WIRE_13,　　clr => clear,　　start => start,　　cout => SYNTHESIZED_WIRE_14,　　daout => SYNTHESIZED_WIRE_8);

102、　　b2v_inst7 : cnt10　　PORT MAP(clk => SYNTHESIZED_WIRE_14,　　clr => clear,　　start => start,　　cout => SYNTHESIZED_WIRE_1,</p

103、>　　daout => SYNTHESIZED_WIRE_9);　　a <= led(0);　　b <= led(1);　　c <= led(2);　　d <= led(3);<p&g

104、t;　　e <= led(4);　　f <= led(5);　　g <= led(6);　　dp <= led(7);　　vga <= vga_ALTERA_SYNTHESIZED;　　vga_ALT

105、ERA_SYNTHESIZED(1) <= '1';　　vga_ALTERA_SYNTHESIZED(0) <= '0';　　vga_ALTERA_SYNTHESIZED(3) <= '0';　　vga_ALTERA_SYNTHESIZED(2)

106、<= '0';　　END bdf_type;　　5.3管腳分配　　圖21.管腳分配圖　　5.4硬件實現(xiàn)<p

107、>　　1.實驗連線　　1.CLK接IO3;　　2.LED1接IO1;　　3.功能選擇位VGA[3..0]狀態(tài)為0010;　　4.代表譯碼驅(qū)動的管腳SCAN0-SCAN7已經(jīng)接到實驗箱上的SCAN-SCAN7;

108、　　5.代表七段數(shù)碼管的SEG70-SEG6已經(jīng)接到實驗箱上。　　2.下載仿真結(jié)果　　圖22.下載仿真圖　　圖23.下載仿真圖<b

109、>　　3.仿真分析　　秒十位和分十位均為六進(jìn)制計數(shù)器，應(yīng)用QUARTUSII進(jìn)行仿真，得其仿真；電路共有六個輸出需用六位數(shù)碼管顯示，對其進(jìn)行動態(tài)掃描；電路輸出為4位信號，需用譯碼電路對其譯碼在數(shù)碼管顯示；試驗箱所給的頻率為50MHZ，故需對其進(jìn)行分頻。　　設(shè)置一個clear信號：當(dāng)信號clear＝0時，整個系統(tǒng)復(fù)位；當(dāng)clear

110、=1時，進(jìn)行計時功能。并當(dāng)計時器計滿59分59.99秒，清零重新開始計數(shù); 　　啟/?？刂疲河糜陂_始/結(jié)束計時操作。數(shù)字秒表的啟/停是通過控制送給計數(shù)器的時鐘來實現(xiàn)的。當(dāng)start=1后，計數(shù)器開始計數(shù)，秒表開始正常工作。當(dāng)start=0后，計數(shù)器停止計數(shù)，秒表暫停工作。

111、 　　六．心得體會　　通過本次課程設(shè)計我對所學(xué)知識有了更加深刻的認(rèn)識，對EDA和數(shù)字電子技術(shù)有了更加深入的理解，在課程設(shè)計過程中，我遇到了很多困難，無論是程序設(shè)計方面的，還是調(diào)試方面的問題，但通過不斷的嘗試和老師的指導(dǎo)，這些問題終于一一得到解決。其中，我認(rèn)真的將原來不懂得程序編程問

112、題向老師請教得已解決，同時也了解了在程序編寫的時候容易出現(xiàn)的問題。　　在程序編寫開始時分不清每個模塊需要多大頻率的脈沖，但在分析各個模塊的功能及脈沖的作用后漸漸了解為什么掃描模塊的頻率為什么要選的比時鐘信號大的多了。一些剛開始不知道如何編寫的模塊經(jīng)過查閱資料漸漸有了思路。在試驗箱上的多次試驗讓我對試驗箱的管腳及各部分作用都有了更深的了解。雖然困難重重，但結(jié)果是喜人的，當(dāng)我看到自己的設(shè)計結(jié)果時，內(nèi)

113、心的喜悅和成就感是無以名狀的。　　通過課程設(shè)計全方位的培養(yǎng)和考察我們解決問題和處理問題的能力。在設(shè)計編程到最后實現(xiàn)功能的過程中，我們必須經(jīng)過思考。從開始程序的編寫到模塊生成，再到最后功能的完全實現(xiàn)，這要求我們擁有自頂上向下的思維，以及自底向上的編輯能力。它除了要求我們必須在短期內(nèi)鍛煉迅速掌握一門語言的能力，同時也要求學(xué)會利用其他的資料與書籍。　　這次課程

114、設(shè)計讓我學(xué)到的不只是更多相關(guān)的知識，還讓我了解到了努力、堅持的重要性。也許在堅持一點點成功就是屬于你的。通過也讓我了解到同學(xué)間團(tuán)結(jié)協(xié)作，互幫互助的作用，或許是一個不經(jīng)意的提點就會讓你收益匪淺。　　由此可見，課程設(shè)計的意義是十分重大和深遠(yuǎn)的。不僅豐富了我們的知識鍛煉了我們的動手能力，還給以我們生活的提點，展示自己的平臺。今后，我會更加努力學(xué)習(xí)更多專業(yè)知識，不斷提高自己的專業(yè)素質(zhì)，把自己的綜合水平提

眾賞文庫> 全部分類> 畢業(yè)設(shè)計

溫馨提示

1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

eda課程設(shè)計---數(shù)字秒表的設(shè)計

文檔簡介

溫馨提示

最新文檔

評論

eda課程設(shè)計---數(shù)字秒表的設(shè)計

文檔簡介

溫馨提示

最新文檔

評論

免費下載