第6章 總線系統(tǒng)

1、計(jì) 算 機(jī) 組 成 原 理,第6章 總線系統(tǒng),為什么要用總線 在計(jì)算機(jī)系統(tǒng)中，功能部件之間必須互聯(lián)。部件之間的互聯(lián)方式有兩種，一種是各部件之間通過單獨(dú)的連線互聯(lián)，這種方式稱為分散連接。另一個(gè)是將各個(gè)部件連接到一組公共信息傳輸線上，這種方式稱為總線連接?？偩€結(jié)構(gòu)的主要優(yōu)點(diǎn)是“靈活、成本低”。靈活性體現(xiàn)在新部件可容易地加到總線上，且可在使用相同總線的計(jì)算機(jī)系統(tǒng)之間互換。因一組單獨(dú)的連線可被多個(gè)部件共享，所以總線的性能比較高。總線的缺

2、點(diǎn)是它可能產(chǎn)生通信瓶頸?，F(xiàn)代計(jì)算機(jī)普遍使用的是總線互聯(lián)結(jié)構(gòu)。,6.1 總線的概念和結(jié)構(gòu)形態(tài),1、什么是總線,2、總線上信息的傳送,,,,,,,,,,,串行,并行,總線的基本概念 計(jì)算機(jī)由CPU、主存模塊和I/O模塊組成。計(jì)算機(jī)的所有功能都是通過CPU周而復(fù)始地執(zhí)行指令實(shí)現(xiàn)的。在指令執(zhí)行過程中，CPU、主存和I/O模塊之間要不斷地交換數(shù)據(jù)，因此，可以說計(jì)算機(jī)所有功能的實(shí)現(xiàn)，歸根結(jié)底是各種信息在計(jì)算機(jī)內(nèi)部之間進(jìn)行交換的過程。要進(jìn)行信息交換

3、，必須在部件之間構(gòu)筑通信線路，通常把連接各部件的通路的集合稱為互聯(lián)結(jié)構(gòu)?；ヂ?lián)結(jié)構(gòu)有分散結(jié)構(gòu)和總線結(jié)構(gòu)兩種。分散結(jié)構(gòu)相互通信的部件之間都有獨(dú)立的連線，如果某個(gè)部件與其他所有部件都有信息交換的話，它的內(nèi)部連線就非常復(fù)雜，而且成本高。此外，某一時(shí)刻它只能和其他部件中的一個(gè)交換信息，在交換信息過程中也必須停止本身的工作。這將大大影響系統(tǒng)的工作效率。且分散方式無法滿足人們隨時(shí)增減設(shè)備的需要。 總線是連接兩個(gè)或多個(gè)功能部件的一組共享的信息傳輸線

4、，它的主要特征就是多個(gè)部件共享傳輸介質(zhì)。一個(gè)部件發(fā)生的信號(hào)可以被連接到總線上的其他所有部件所接收?？偩€通常由許多傳輸線或通路構(gòu)成，每條線可傳輸一位二進(jìn)制信息，若干條線可同時(shí)傳輸多位二進(jìn)制信息。例如，一個(gè)8位二進(jìn)制的數(shù)據(jù)能通過總線中8條線傳送。,3、總線結(jié)構(gòu)計(jì)算機(jī)舉例,(1). 面向 CPU 的雙總線結(jié)構(gòu)框圖,中央處理 器 CPU,(2) 單總線結(jié)構(gòu)框圖,(3) 以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)框圖,M.M,,3.2 總線的分類,1.片內(nèi)

5、總線,2.系統(tǒng)總線,芯片內(nèi)部 的總線,,雙向 與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān),單向 與存儲(chǔ)地址、 I/O地址有關(guān),有出 有入,計(jì)算機(jī)各部件之間 的信息傳輸線,存儲(chǔ)器讀、存儲(chǔ)器寫總線允許、中斷確認(rèn),中斷請(qǐng)求、總線請(qǐng)求,總線分類——按位置,內(nèi)部總線是指芯片內(nèi)部的總線。如在CPU芯片內(nèi)部，寄存器和寄存器之間、寄存器和算邏單元ALU之間都有總線連接。系統(tǒng)總線是指CPU、主存、I/O（通過I/O接口）各大部件之間的信息傳輸線。又叫板級(jí)

6、總線和板間總線如ISA、PCI等。通信總線（I/O總線）是指計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表等）之間的通信傳輸線。IDE、SCSI、USB、RS－232,通信總線,串行通信總線,并行通信總線,傳輸方式,,總線分類——按功能,數(shù)據(jù)總線（DB）雙向，寬度差別地址總線（AB）單向，寬度與尋址空間有關(guān)控制總線（CB）命令和狀態(tài),總線也包括電源線和地線！,數(shù)據(jù)總線,數(shù)據(jù)總線上傳送數(shù)據(jù)信息，數(shù)據(jù)總線是雙向的。數(shù)

7、據(jù)總線的條數(shù)稱為數(shù)據(jù)總線寬度。比如，16位總線，指其數(shù)據(jù)總線為16根。數(shù)據(jù)總線是三態(tài)的，未被地址信號(hào)選中的部件，不驅(qū)動(dòng)數(shù)據(jù)總線（其數(shù)據(jù)引腳為高阻）。,通信,控制總線,控制總線上傳送一個(gè)部件對(duì)另一個(gè)部件的控制信號(hào)。主設(shè)備與從設(shè)備：在總線上所連接的各類設(shè)備，按其對(duì)總線有無控制功能可分為主設(shè)備和從設(shè)備。主設(shè)備對(duì)總線有控制權(quán)，從設(shè)備只能響應(yīng)主設(shè)備發(fā)來的總線命令。這樣，總線上所有的信息傳輸都是由主設(shè)備啟動(dòng)的。根據(jù)不同的使用意義，控制總

8、線上有的信號(hào)線為三態(tài)，有的非三態(tài)。,地址總線,地址總線上傳送地址信號(hào)，主要用來指定需要訪問的部件（如存儲(chǔ)器單元、外設(shè)）?？偩€主設(shè)備發(fā)出地址信號(hào)后，總線上的所有部件均感受到該地址信號(hào)，但只有經(jīng)過譯碼電路選中的部件才接收主設(shè)備的控制信號(hào)，并與之通信。地址總線是單向的，即地址信號(hào)只能由總線主設(shè)備至從設(shè)備。地址總線也是三態(tài)的，非主設(shè)備部件不能驅(qū)動(dòng)地址總線。,總線特性及性能指標(biāo),總線物理實(shí)現(xiàn),總線特性,尺寸 形狀,傳輸方向 和有效的 電平

9、 范圍,每根傳輸線的 功能,每根線在什么時(shí)間有效,地址數(shù)據(jù)控制,,總線特性,機(jī)械特性：是指總線在機(jī)械連接方式上的一些性能。如插頭和插座使用的標(biāo)準(zhǔn)，它們的幾何尺寸、形狀、引腳的個(gè)數(shù)以及排列的順序，接頭處的可靠接觸等等。電氣特性：是指總線的每一根傳輸線上信號(hào)的傳輸方向和有效的電平范圍。如低電平表示邏輯“0”，并要求電平低于－3V；高電平表示邏輯“1”，并要求高電平高于＋3V。功能特性：是指總線中每根信號(hào)傳輸線的功能。時(shí)間特性：

10、是指總線中的任一根信號(hào)傳輸線在什么時(shí)間內(nèi)有效。為了正確傳輸數(shù)據(jù)信息，每條總線上的各種信號(hào)，互相存在著一種有效時(shí)序的關(guān)系，因此，時(shí)間特性一般可用信號(hào)時(shí)序圖來描述。,總線的性能指標(biāo),數(shù)據(jù)線 的根數(shù),每秒傳輸?shù)淖畲笞止?jié)數(shù)（MB／s）,同步、不同步,地址線 與 數(shù)據(jù)線 復(fù)用,地址線、數(shù)據(jù)線和控制線的 總和,負(fù)載能力,并發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù),總線性能指標(biāo)(1),總線寬度：是指數(shù)據(jù)總線的根數(shù)，用bit（位）表示，如8位、16位、32位、64

11、位（也即8根、16根、32根、64根數(shù)據(jù)線）。最大傳輸率 (總線帶寬)：總線本身所能達(dá)到的最高傳輸速率，用MB/s（每秒多少兆字節(jié)）表示。例：總線工作頻率33.3MHz，總線寬度32位，則最大傳輸率＝ 33.3×32/8＝132MB/s。時(shí)鐘同步/異步：總線上的數(shù)據(jù)與時(shí)鐘同步工作的總線稱為同步總線，與時(shí)鐘不同步工作的總線稱為異步總線。總線復(fù)用：為提高總線的利用率，將地址總線和數(shù)據(jù)總線共用一組物理線，在某一時(shí)刻該總線傳輸

12、地址信號(hào)，另一時(shí)刻傳輸數(shù)據(jù)信號(hào)或命令信號(hào)。,總線性能指標(biāo)(2),信號(hào)線數(shù)：即地址總線、數(shù)據(jù)總線和控制總線三種總線的根數(shù)總和?？偩€控制方式：包括并發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式等。負(fù)載能力：通常用可連接擴(kuò)增電路板數(shù)來反映總線的負(fù)載能力。由于不同的電路對(duì)總線的負(fù)載是不同的，即使同一電路在不同的工作頻率下，總線的負(fù)載也是不同的。因此，總線負(fù)載能力的指標(biāo)是不太嚴(yán)格的。其他：如電源電壓是5V還是3.3V、總線能否擴(kuò)展至64

13、位寬度等。,ISAEISAVL-BUSPCI,,總線標(biāo)準(zhǔn),總線標(biāo)準(zhǔn),總線標(biāo)準(zhǔn),總線是在計(jì)算機(jī)系統(tǒng)模塊化的發(fā)展過程中產(chǎn)生的，隨著計(jì)算及應(yīng)用領(lǐng)域的不斷擴(kuò)大，計(jì)算機(jī)系統(tǒng)中各類模塊（特別是I/O設(shè)備所帶來的各類接口模塊），其品種極其繁雜，往往出現(xiàn)一種模塊要配一種總線，很難在總線上更換、組合各類模塊或設(shè)備。20世紀(jì)70年代末，為了使系統(tǒng)設(shè)計(jì)簡(jiǎn)化，模塊生產(chǎn)批量化，確保其性能穩(wěn)定，質(zhì)量可靠，便于維護(hù)，人們開始研究如何建立總線標(biāo)準(zhǔn)，

14、完成系統(tǒng)設(shè)計(jì)和模塊制作。概念：所謂總線標(biāo)準(zhǔn)，可視為系統(tǒng)與各模塊、模塊與模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界面。這個(gè)界面兩端的任一方只需根據(jù)總線標(biāo)準(zhǔn)的要求完成自身一面接口的功能要求，而無需了解對(duì)方接口與總線的連接要求。因此，按總線標(biāo)準(zhǔn)設(shè)計(jì)的接口可視為通用接口。,目前流行的總線標(biāo)準(zhǔn),ISAEISAVESAPCIMCASTD……,ISA、EISA,ISA：Industry Standard Architecture——工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)

15、，又稱AT總線24位地址線（可直接尋址的內(nèi)存容量為16MB）62+36引腳8/16位數(shù)據(jù)線最高時(shí)鐘頻率8MHz最大傳輸率16MB/sEISA：Extended Industry Standard Architecture —— 擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)EISA是一種在ISA基礎(chǔ)上擴(kuò)充開放的總線標(biāo)準(zhǔn)地址總線32位數(shù)據(jù)總線32位總線的時(shí)鐘頻率為8MHz最大傳輸率33MB/s,MCA、STD,MCA：Micro Channe

16、l Architecture——微通道體系結(jié)構(gòu)，32位標(biāo)準(zhǔn)總線，最大傳輸率40MB/s。MCA是IBM公司在推出其第一臺(tái)80386系統(tǒng)時(shí)，突破傳統(tǒng)ISA標(biāo)準(zhǔn)而創(chuàng)建的新型系統(tǒng)總線標(biāo)準(zhǔn)。MCA與ISA完全不兼容，所以限制了其推廣。STD：STD總線于1987年被國(guó)際電子電氣工程師協(xié)會(huì)（IEEE）列為標(biāo)準(zhǔn)（IEEE961標(biāo)準(zhǔn)），主要用于以微處理器為中心的工業(yè)控制領(lǐng)域。數(shù)據(jù)總線8位，最大傳輸率2MB/S。,例如：系統(tǒng)需求如下每秒30幀

17、，每幀640*480，彩色數(shù)24位的圖象顯示卡的數(shù)據(jù)吞吐量為28M字節(jié)/s；100Mbps傳輸率的光纖網(wǎng)，需總線吞吐量為12.5M字節(jié)/s；再加上其他高速設(shè)備，原有的ISA，EISA顯然太慢。,16位ISA總線,例1,題目：某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，則總線帶寬是多少? 如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，則總線帶寬是多少

18、?解：設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示， （1）根據(jù)定義可得 Dr = D/T = D×1/T = D×f =4B×33×1000000/s=132MB/s（2）64位=8B， Dr= D×f =8B×66×1000000/s=528MB/s,提示：此題主要是考查對(duì)總線帶寬的理解。 總線帶寬＝一次

19、傳輸?shù)淖止?jié)數(shù)／總線周期 ＝總線寬度/8*總線時(shí)鐘頻率,6.1.2 總線的連接方式,單總線結(jié)構(gòu),1. 雙總線結(jié)構(gòu),具有特殊功能的處理器由通道對(duì)I/O統(tǒng)一管理,2 多總線結(jié)構(gòu),3. 三總線結(jié)構(gòu),3. 三總線結(jié)構(gòu)的又一形式,4. 四總線結(jié)構(gòu),6.1.3 總線的內(nèi)部結(jié)構(gòu),早期總線的內(nèi)部結(jié)構(gòu)如圖所示，它實(shí)際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道,6.1.4 總線結(jié)構(gòu)實(shí)例Pentium計(jì)算機(jī)主板總線

20、結(jié)構(gòu)圖,CPU、RAM、ROM、控制芯片組等芯片之間的信號(hào)連接線稱為CPU總線。CPU總線針對(duì)具體處理器設(shè)計(jì)，因此沒有統(tǒng)一的規(guī)范。,這是一個(gè)三總線結(jié)構(gòu)，即有CPU總線、PCI總線和ISA總線。,CPU總線的時(shí)鐘頻率為66.6MHz，CPU內(nèi)部時(shí)鐘是此時(shí)鐘頻率的倍頻。此總線可連接4-128M內(nèi)存。,主存控制器和Cache控制器芯片用來管理CPU對(duì)主存和Cache的存取操作。,PCI總線用來連接高速的I/O設(shè)備模塊，如顯卡等。通過“橋”芯

21、片，PCI總線上連CPU總接，下連ISA總線。,ISA總線連接低速I／O設(shè)備，支持7個(gè)DMA通道和15級(jí)可屏蔽硬件中斷。,CPU總線、PCI總線和ISA總線通過兩個(gè)“橋”芯片連成整體。橋芯片起到了信號(hào)速度緩沖、電平轉(zhuǎn)換和控制協(xié)議轉(zhuǎn)換的作用。,6.2 總線接口,6.2.1 信息的傳送方式,計(jì)算機(jī)系統(tǒng)中，傳輸信息基本有三種方式： 串行傳送 并行傳送 分時(shí)傳送,6.2.2 總線接口的基本概念,I/O接口，也叫適配器，是CPU和主存、外設(shè)

22、之間通過系統(tǒng)總線進(jìn)行連接的邏輯部件。,一個(gè)適配器的兩個(gè)接口：一個(gè)同系統(tǒng)總線相連，采用并行方式，另外一個(gè)同設(shè)備相連，可能采用并行方式或是串行方式。,6.3 總線的仲裁,兩個(gè)問題總線使用權(quán)分配，即總線仲裁邏輯，也稱為判優(yōu)控制通信過程控制總線仲裁控制：多個(gè)主設(shè)備同時(shí)申請(qǐng)總線時(shí)，按一定的優(yōu)先等級(jí)順序確定哪個(gè)主設(shè)備能使用總線。集中式：將控制邏輯集中在一處，即總線仲裁器，分為鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢、獨(dú)立請(qǐng)求三種分布式：將控制邏輯分散在與

23、總線連接的各個(gè)部件或設(shè)備上，由各個(gè)節(jié)點(diǎn)競(jìng)爭(zhēng)使用權(quán),1. 鏈?zhǔn)讲樵兎绞?,,,,,,,,,I/O接口1,6.3.1 集中式仲裁,計(jì)數(shù)器定時(shí)查詢方式,,,,I/O接口1,設(shè)備地址,計(jì)數(shù)器定時(shí)查詢方式的主要特點(diǎn)：計(jì)數(shù)方式與優(yōu)先次序直接相關(guān)。計(jì)數(shù)可以從“0”開始，此時(shí)設(shè)備的優(yōu)先次序是固定的；計(jì)數(shù)也可以從終止點(diǎn)開始，即是一種循環(huán)方法，此時(shí)設(shè)備使用總線的優(yōu)先級(jí)相等；計(jì)數(shù)的初始值還可由程序設(shè)置，故優(yōu)先次序可以改變。對(duì)電路故障不如鏈?zhǔn)讲樵兎绞矫舾校?/p>

24、但增加了主控制線（設(shè)備地址），控制也較復(fù)雜。,3. 獨(dú)立請(qǐng)求方式,,圖中：BG1=BR1。BG2=BR2? ，BG3=BR3? ? ，優(yōu)先次序?yàn)锽R1＞BR2 ＞BR3 。 當(dāng)總線上的部件要使用總線時(shí)，經(jīng)各自的總線請(qǐng)求線發(fā)送總線請(qǐng)求信號(hào)，在總線控制器中排隊(duì)，當(dāng)總線控制器按一定的優(yōu)先次序決定批準(zhǔn)某個(gè)部件的請(qǐng)求時(shí)，則給該部件發(fā)送總線響應(yīng)信號(hào)，該部件接到此信號(hào)就獲得了總線使用權(quán)，開始傳數(shù)據(jù)。獨(dú)立請(qǐng)求方式的特點(diǎn)是

25、響應(yīng)時(shí)間快，不必一個(gè)一個(gè)設(shè)備地查詢。獨(dú)立請(qǐng)求方式對(duì)優(yōu)先次序的控制相當(dāng)靈活，即可采用固定優(yōu)先級(jí)，也可通過程序改變優(yōu)先次序，還可通過屏蔽某個(gè)請(qǐng)求，來禁止相應(yīng)的部件使用總線。 獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)是通過增加線數(shù)換取的。在串行鏈接方式中，確定總線使用權(quán)屬于哪個(gè)部件，只需二根線，在獨(dú)立方式中，每個(gè)部件要二根線，從而使線數(shù)大大增加，因而也增加了總線控制器的復(fù)雜性。,,,獨(dú)立請(qǐng)求方式的工作原理：每個(gè)模塊有一組獨(dú)立的“總線請(qǐng)求”和“總線允許”信號(hào)線

26、，每對(duì)信號(hào)線有其相應(yīng)的優(yōu)先級(jí)；控制器中有一個(gè)優(yōu)先級(jí)編碼器和優(yōu)先級(jí)譯碼器，用以選擇優(yōu)先級(jí)最高的請(qǐng)求，并產(chǎn)生出相應(yīng)的“總線允許”信號(hào)；當(dāng)“總線忙”信號(hào)有效時(shí)，表示有的模塊正在使用總線，因此請(qǐng)求使用總線的模塊必須等待；直至“總線忙”信號(hào)變?yōu)闊o效時(shí)，所有需要使用總線的模塊都可以發(fā)出“總線請(qǐng)求”信號(hào)，總線仲裁器僅向優(yōu)先級(jí)最高的模塊發(fā)出“總線允許”信號(hào)。獨(dú)立請(qǐng)求方式的主要特點(diǎn)：判優(yōu)速度快，且與模塊數(shù)無關(guān)；所需“請(qǐng)求線”和“允許線”較多，N

27、個(gè)模塊需要2N條。,6.3.2 分布式仲裁,分布式仲裁不需要中央仲裁器，有三種常見的仲裁方式：自舉分布式仲裁沖突檢測(cè)分布式仲裁并行競(jìng)爭(zhēng)分布式仲裁,分布式,①自舉分布式仲裁,自舉分布式仲裁方法使用多個(gè)請(qǐng)求線，不需要中心裁決器，每個(gè)設(shè)備獨(dú)立地決定自己是否是最高優(yōu)先級(jí)請(qǐng)求者。每個(gè)需要請(qǐng)求總線控制權(quán)的設(shè)備在各自對(duì)應(yīng)的總線請(qǐng)求線上送出請(qǐng)求信號(hào)，在總線裁決期間每個(gè)設(shè)備將有關(guān)請(qǐng)求線上的信號(hào)合成后取回分析，根據(jù)這些請(qǐng)求信號(hào)確定自己能否擁有總線控

28、制權(quán)。每個(gè)設(shè)備通過取回的合成信息能夠檢測(cè)出其他設(shè)備是否發(fā)出了總線請(qǐng)求。如果一個(gè)設(shè)備在發(fā)出總線請(qǐng)求的同時(shí)，檢測(cè)到其他優(yōu)先級(jí)更高的設(shè)備也請(qǐng)求使用總線，則本設(shè)備不立即使用總線；否則，本設(shè)備就可立即使用總線。NuBus（MacintoshiII中的底板式總線）和SCSI總線采用此方案。,總線判優(yōu)控制——分布式,①自舉分布式仲裁,BR3,BR2,I/O接口0,I/O接口1,,,,,I/O接口3,,,,,BR0,,,,,BR1,,,I/O接口

29、2,,,,假定：I/O接口0的優(yōu)先級(jí)最低，I/O接口3的優(yōu)先級(jí)最高。BR0為總線忙信號(hào)線BRi(i從1～3)為I/O接口i的總線請(qǐng)求信號(hào)線。,總線判優(yōu)控制——分布式,基本思想：在沖突檢測(cè)分布式仲裁方法中，每個(gè)設(shè)備獨(dú)立地請(qǐng)求總線，多個(gè)同時(shí)使用總線的設(shè)備會(huì)發(fā)生沖突，這時(shí)沖突被檢測(cè)到，按照某種策略在沖突的各方選擇一個(gè)設(shè)備。例如，Ethernet總線仲裁方案如下：當(dāng)某設(shè)備要使用總線時(shí)，它首先檢查一下是否有其他設(shè)備正在使用總線，如果沒有

30、，那它就置總線忙，然后使用總線；若兩個(gè)設(shè)備同時(shí)檢測(cè)到總線空閑，那它們就可能會(huì)立即使用總線并發(fā)出沖突。一個(gè)設(shè)備在傳輸過程中，它會(huì)偵聽總線以檢測(cè)是否發(fā)生了沖突，當(dāng)沖突發(fā)生時(shí)，兩個(gè)設(shè)備都會(huì)停止傳輸，延遲一個(gè)隨機(jī)時(shí)間后再重新使用總線。過了一個(gè)隨機(jī)時(shí)間段后，就可能有一設(shè)備先使用總線，這樣沖突就解決了。,②沖突檢測(cè)分布式仲裁,6.4 總線的定時(shí)和數(shù)據(jù)傳送模式,6.4.1 總線定時(shí),總線的一次信息傳送過程，大致可分為如下五個(gè)階段：請(qǐng)求總線、總線仲裁、

31、尋址、信息傳送、狀態(tài)返回。 定時(shí)：事件出現(xiàn)在總線上的時(shí)序關(guān)系。 1、同步定時(shí),2、異步定時(shí)在異步定時(shí)協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上。在這種系統(tǒng)中，不需要統(tǒng)一的共公時(shí)鐘信號(hào)。總線周期的長(zhǎng)度是可變的,6.4.2 總線數(shù)據(jù)傳送模式,當(dāng)代的總線標(biāo)準(zhǔn)大都能支持以下四類模式的數(shù)據(jù)傳送： (1)讀、寫操作：讀操作是由從方到主方的數(shù)據(jù)傳送；寫操作是由主方到從方的數(shù)據(jù)傳送。,(2)塊傳送操作

32、：只需給出塊的起始地址，然后對(duì)固定塊長(zhǎng)度的數(shù)據(jù)一個(gè)接一個(gè)地讀出或?qū)懭搿?(3)寫后讀、讀修改寫操作：這是兩種組合操作。只給出地址一次（表示同一地址），或進(jìn)行先寫后讀操作，或進(jìn)行先讀后寫操作。 (4)廣播、廣集操作：,6.5 PCI總線,連接各種高速的PCI設(shè)備。PCI設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之。在PCI設(shè)備中不存在DMA的概念，這是因?yàn)镻CI總線支持無限的猝發(fā)式傳送。這樣，傳統(tǒng)總線上用DMA方式工作的設(shè)備移植到PCI

33、總線上時(shí)，采用主設(shè)備工作方式即可。系統(tǒng)中允許有多條PCI總線，它們可以使用HOST橋與HOST總線相連，也可使用PCI/PCI橋與已和HOST總線相連的PCI總線相連，從而得以擴(kuò)充整個(gè)系統(tǒng)的PCI總線負(fù)載能力。,,,,,,,,,,,,典型總線接口,PCI總線是當(dāng)前流行的總線，是一個(gè)高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線，又是至關(guān)重要的層次總線。它采用同步定時(shí)協(xié)議和集中式仲裁策略，并具有自動(dòng)配置能力。PCI適合于低成本的小系統(tǒng)，因此在微型機(jī)系統(tǒng)中