計算機組織與結(jié)構(gòu)思考題答案

1、2.12.1什么是程序存儲式計算機？什么是程序存儲式計算機？答：計算機的程序能夠以某種形式與數(shù)據(jù)一同存于存儲器中，可以簡化編程的過程。計算機可以通過在存儲器中自動讀取程序來獲取指令并執(zhí)行，而且通過設(shè)置一部分存儲器的值就可以編寫和修改程序。存儲程序原理的基本點是指令驅(qū)動，即程序由指令組成，并和數(shù)據(jù)一起存放在計算機存儲器中。機器一經(jīng)啟動，就能按照程序指定的邏輯順序把指令從存儲器中讀出來逐條執(zhí)行，自動完成由程序所描述的處理工作。這是計算機與一

2、切手算工具的根本區(qū)別。2.22.2任何通用計算機的任何通用計算機的4個主要（功能）部件是什么？個主要（功能）部件是什么？答：中央處理單元（CPU）（算術(shù)邏輯單元ALU，控制單元），主存儲器，IO設(shè)備2.32.3以集成電路級別而言，計算機系統(tǒng)的以集成電路級別而言，計算機系統(tǒng)的3個主要組成部分是什么？個主要組成部分是什么？答：邏輯門，內(nèi)存位元，和它們之間的互連結(jié)構(gòu)。2.42.4闡述摩爾定律闡述摩爾定律答：計算機芯片上的晶體管密度每一年半翻一

3、番，并且這樣的態(tài)勢會持續(xù)幾十年。2.52.5列出并說明計算機系列列出并說明計算機系列(family)(family)的主要特征。的主要特征。答：向上兼容的ISA(指令集體系結(jié)構(gòu))，一般有相似或相同的操作系統(tǒng)。同一系列中的不同計算機型的差別在于：基本速度、存儲容量、IO能力、并行程度以及成本。2.6區(qū)分微處理器區(qū)分微處理器(與其它微處理器出現(xiàn)之前的與其它微處理器出現(xiàn)之前的傳統(tǒng)處理器傳統(tǒng)處理器)的關(guān)鍵特征是什么？的關(guān)鍵特征是什么？單芯片CP

4、U。微處理器是把ALU和CU集成在單芯片的CPU。2.62.6在IBMIBM360360的ModelModel6565和ModelModel7575中，地址交錯放在兩個獨立的內(nèi)存單元中（例如，所有的奇數(shù)字放在一個單元中，所有的偶數(shù)字放在另一個單元中）中，地址交錯放在兩個獨立的內(nèi)存單元中（例如，所有的奇數(shù)字放在一個單元中，所有的偶數(shù)字放在另一個單元中），采用這一技術(shù)的目的是什么？，采用這一技術(shù)的目的是什么？答：在IBM360型號中的65和

5、75型電腦將奇偶地址存儲單元交叉存放于兩個分離的主存儲單元，并讓它們并行工作，從而能一次讀寫多個地址只有最后一位不同的2個存儲單元的內(nèi)容，提高了內(nèi)存數(shù)據(jù)的整體訪問速度。一般化：多體交叉（編址）存儲器：CPU存儲器控制部件—多個存儲體。一個存取周期內(nèi)，同時訪問n個存儲體，由存儲器控制部件控制它們分時使用總線進行信息傳遞?；蛞粋€存取周期內(nèi)分時（1n存取周期）訪問一個存儲體。重疊1計算機指令指定的功能通常分為哪幾類？計算機指令指定的功能通常分

6、為哪幾類？答：CPU存儲器：數(shù)據(jù)可從CPU傳送到存儲器或從存儲器傳送到CPU。CPUIO：通過CPU和IO模塊之間的傳輸，數(shù)據(jù)可傳送到或來自外部設(shè)備。數(shù)據(jù)處理：CPU可執(zhí)行對數(shù)據(jù)的一些算術(shù)或邏輯操作。控制：指令可用來改變執(zhí)行順序。32列出并簡要定義指令執(zhí)行的列出并簡要定義指令執(zhí)行的7種可能狀態(tài)種可能狀態(tài)答：7種可能狀態(tài)如下：指令地址計算：決定下一條要執(zhí)行的指令的地址。通常是將一個固定的值與前一條指令的地址相加。讀取指令：將指令從內(nèi)存單元

7、讀到CPU中.指令操作譯碼：分析指令，以決定執(zhí)行何種操作及其所用的操作數(shù)。操作數(shù)地址計算：如果操作包含對存儲器或通過IO的操作數(shù)的訪問，那么需決定操作數(shù)的地址。取操作數(shù)：從存儲器或從IO中的讀取操作數(shù).數(shù)據(jù)操作：完成指令所給出的操作。存儲操作數(shù)：將結(jié)果寫入存儲器或輸出到IO。33列出并簡要說明多重中斷的列出并簡要說明多重中斷的2種辦理辦法種辦理辦法答：第1種是在中斷處理過程中禁止其他的中斷。禁止中斷僅僅意味著處理器可以，實際也就是不理會

8、中斷請求信號。如果中斷在此時發(fā)生，一般會保持在未決狀態(tài)，在處理器允許中斷后就會檢測到這種未決狀態(tài)。第2種是定義中斷的優(yōu)先級，且允許優(yōu)先級高的中斷引起低級中斷處理例程本身被中斷。34計算機互連機構(gòu)例如計算機互連機構(gòu)例如總線總線必須支持何種類型的傳送？必須支持何種類型的傳送？答：存儲器到CPU：CPU從存儲器中讀指令或一個單元的數(shù)據(jù)。CPU到存儲器：CPU向存儲器寫一個單元的數(shù)據(jù)。IO到CPU：CPU通過IO模塊從IO設(shè)備中讀數(shù)據(jù)。CPU到

9、IO：CPU向IO設(shè)備發(fā)送數(shù)據(jù)。IO和存儲器之間：對于這種情況，IO模塊允許與存儲器直接交換數(shù)據(jù)，使用直接存儲器存取控制器DMAC等部件，而不通過CPU。35與單總線相比使用多總線有什么好處？與單總線相比使用多總線有什么好處？答：1、單總線連接設(shè)備多的話，傳輸延遲越大。而這個延遲決定了設(shè)備協(xié)調(diào)總線使用所花費的時間。當總線控制頻繁地由一個設(shè)備傳遞到另一個設(shè)備時，傳輸延遲明顯的影響性能。而多總線傳輸延遲短。2、當聚集的傳輸請求接近總線容量，

10、總線成為瓶頸。通過提高總線的數(shù)據(jù)傳輸率或使用更寬的總線，雖然可以能夠緩解。但是掛接設(shè)備產(chǎn)生的數(shù)據(jù)傳輸率增加更快，這是單一總線的失敗，而多總線可以緩沖這些傳輸。3、同時允許系統(tǒng)支持更廣泛更多的IO設(shè)備（總線與IO設(shè)備的速度容易匹配）。43局部性原理如何涉及多級存儲器的使用？局部性原理如何涉及多級存儲器的使用？答：多級存儲器體系可行的依據(jù)程序運行的局部性原理，即在一小段時間內(nèi)，運行的程序只使用少量的指令和少量的數(shù)據(jù)，而這少量的指令和少量的數(shù)

11、據(jù)往往又集中在存儲器的一小片存儲區(qū)域中，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的比例要大，故可以按對所使用的指令和數(shù)據(jù)的急迫和頻繁程度，將其存入容量、速度、價格不同的存儲器中，從而取得更高的性能價格比。44直接映射，全關(guān)聯(lián)映射，組關(guān)聯(lián)映射之間的區(qū)別是什么？直接映射，全關(guān)聯(lián)映射，組關(guān)聯(lián)映射之間的區(qū)別是什么？答：直接映射把主存儲器的每塊到一個固定可用的cache行中。技術(shù)實現(xiàn)簡單，花費少。缺點是對于給定的塊，有固定的cache位置。全關(guān)聯(lián)映射通過允許每個主

12、存儲器裝入到cache的任何一行中老克服直接映射的缺點。對于關(guān)聯(lián)映射，當新的一塊讀入到行中時，替換舊的一塊具有靈活性。缺點是需要復(fù)雜的電路來并行檢查所有cache行的標記。組關(guān)聯(lián)映射是一種既體現(xiàn)直接映射法和關(guān)聯(lián)映射法的優(yōu)點而又避免起缺點的折中方法。提高了命中率。4.54.5對于一個直接映射式對于一個直接映射式cachecache主存地址可看成主存地址可看成3段組成。請列出并定義他們。段組成。請列出并定義他們。答：為了實現(xiàn)cache存取，

13、每個主存儲器地址定義為3個域.最低的w位標識主存儲器中某個塊中唯一的字或字節(jié).剩余的s位指定了主存儲器2^s塊中的一個.Cache邏輯將這s位解釋為t=sr位（高位部分）的標記域及r位的行字段，后者標識了cachec=2^r行中的一個。4.64.6對于一個對于一個(全)關(guān)聯(lián)映射式關(guān)聯(lián)映射式cachecache，主存地址可看成由，主存地址可看成由2段組成。請列出并定義他們。段組成。請列出并定義他們。答：關(guān)聯(lián)映射的cache控制邏輯簡單地把

14、存儲器地址解釋為標記（tag）域和字(wd)域，標記域唯一標識主存儲塊，字(wd)域用于塊內(nèi)尋址。[為了確定某塊是否在cache中，cache控制邏輯必須同時對每個行中的標記位進行檢查，看其是否匹配。地址長度＝(sw)位，尋址單元數(shù)=2^(sw)個字或字節(jié)，塊大?。叫写笮。?^w個字或字節(jié)，主存的塊數(shù)＝2^(sw)2^w=2^s，cache的行數(shù)（容量）不能確定，實際行數(shù)和組數(shù)由cache實際大小確定實際行數(shù)=C2^w；標記大小=s位。

15、]4.74.7對于一個組關(guān)聯(lián)映射式對于一個組關(guān)聯(lián)映射式cachecache，主存地址可看成由，主存地址可看成由3段組成。請列出并定義他們。段組成。請列出并定義他們。答：采用組關(guān)聯(lián)映射，塊Bj能夠映射到組i的任意一行中，這樣，cache控制邏輯把存儲器地址簡單地解釋為3個域：標記、組和字。d為指定了v=2^d組中的一個，標記和組域的s位指定了主存儲器中2^s塊中的一塊。地址長度＝(sw)位，尋址單元數(shù)=2^(sw)個字或字節(jié)，塊大小＝行大

16、小＝2^w個字或字節(jié)，主存的塊數(shù)＝2^(sw)2^w=2^s，每組的行數(shù)=k，組數(shù)v=2^d，cache的行數(shù)=kv=k2^d，標記大小t=(sd)位。48空間局部性和時間局部性的區(qū)別何在？空間局部性和時間局部性的區(qū)別何在？答：時間局部性指程序中的某一指令一旦執(zhí)行，則不久以后這條指令可能再次執(zhí)行，空間局部性指一旦程序訪問了某個存貯單元，在不久之后，其附近的存貯單元可能再次被執(zhí)行。49通常，開發(fā)空間局部性和時間局部性的策略是什么？通常，開

17、發(fā)空間局部性和時間局部性的策略是什么？答：開發(fā)空間局部性的策略：采取較大的cache塊和預(yù)取機制。軟件中多使用局部變量，依次訪問數(shù)組，減少轉(zhuǎn)移指令的使用。開發(fā)時間局部性的策略：把最近使用過的指令和數(shù)據(jù)放到cache中建立多級存儲器體系。軟件中多使用循環(huán)和公共庫函數(shù)。4.1Thecacheisdividedinto16setsof4lineseach.Therefe4bitsareneededtoidentifythesetnumber.

18、Mainmemyconsistsof4K=2^12blocks.Therefethesetplustaglengthsmustbe12bitstherefethetaglengthis8bits.Eachblockcontains128wds.Therefe7bitsareneededtospecifythewd.Mainmemyaddress=8TAG4SET7WDv7cn4.3:cache容量64KiB每行4Byte，16進制主存地