內存新技術綜述_第1頁
已閱讀1頁,還剩2頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、內存最新技術之內嵌式非揮發(fā)內存技術內存最新技術之內嵌式非揮發(fā)內存技術摘要摘要內嵌式非揮發(fā)性內存具備高良率、高精準度與配合系統(tǒng)做參數(shù)調效的特性能使整體系統(tǒng)具最短開發(fā)時程與生產(chǎn)成本。內嵌式非揮發(fā)性內存的發(fā)展可分為傳統(tǒng)型與邏輯型。傳統(tǒng)型內嵌式非揮發(fā)性內存的制造過程相當復雜相對于一般邏輯制程來說需額外增加79道光罩。邏輯型非揮發(fā)性存儲器則不同于傳統(tǒng)型其利用一般邏輯制程中的IO組件來組成非揮發(fā)性內存的核心存儲單元?;诩夹g成熟度與生產(chǎn)成本因素邏輯

2、型非揮發(fā)性內存成為在邏輯制程中使用度最高的解決方案。其可應用的范圍包含所有使用兼容于一般邏輯制程的數(shù)字模擬芯片。未來邏輯型非揮發(fā)性內存解決方案會成為一標準化設計并被廣泛使用于各類消費型電子產(chǎn)品中。關鍵詞關鍵詞內嵌式非揮發(fā)性內存正文正文一、簡介一、簡介目前在半導體業(yè)界中內嵌式非揮發(fā)性內存的發(fā)展可分為傳統(tǒng)型與邏輯型。傳統(tǒng)型內嵌式非揮發(fā)性內存的制造過程相當復雜相對于一般邏輯制程來說需額外增加7~9道光罩以產(chǎn)生HVnpMOSNVMcell與其所

3、需的VTII。邏輯型非揮發(fā)性存儲器則不同于傳統(tǒng)型其利用一般邏輯制程中的IO組件來組成非揮發(fā)性內存的核心存儲單元且其周邊電路并不需使用高壓組件(HVnpMOS。相較于傳統(tǒng)型內嵌式非揮發(fā)性內存其可大幅降低IC的生產(chǎn)成本與生產(chǎn)良率并提供相等的產(chǎn)品功能。邏輯型非揮發(fā)性內存可依讀寫次數(shù)區(qū)分為:1、單次寫入型(OTP):1次寫入2、多次寫入型(MTP):1~1000次寫入3、閃存型(Flash):大于1000次寫入。二、基本組件架構二、基本組件架構

4、目前邏輯型非揮發(fā)性內存依結構與供貨商的不同大致上可分為:1、NEOBIT:利用單層浮柵架構提供OTP與MTP功能。利用CHE機制達到數(shù)據(jù)寫入目的使用UV光照射以達到擦除數(shù)據(jù)的功能。在制程方面則與一般邏輯IC完全相同。NEOBIT的優(yōu)點為在不同代工廠與制程間非常容易移轉。低操作電壓與高的速度。高效率寫入低于100μs。1)、組成結構:NEOBIT可作為OTP(單次寫入)或MTP(多次寫入)內嵌式邏輯型非揮發(fā)性內存使用其結構特點為使用2TP

5、MOS架構(圖2)。其中可分為SG(選擇柵)與SL(源級線)用以組成選取存儲單元功能。另有一FG(浮柵)與BL(位線)用以作為存儲單元儲存數(shù)據(jù)的功能。2)、資料寫入與擦除:數(shù)據(jù)寫入時外加寫入電壓狀態(tài)于Neobit的各端點。先將PMOS開啟并于其通到底端形成高電場使通過的熱空穴碰撞原子產(chǎn)生高能電子空穴對。此時浮柵因感應基底電壓本身會呈現(xiàn)正電壓狀態(tài)。下方因碰撞而生的高能電子受上方柵極正電壓吸引形成柵極電流穿越氧化絕緣層進入浮柵中。數(shù)據(jù)擦除時

6、需照射紫外光。其目的為使浮柵中所儲存的電子能吸收紫外光能量再度成為高能電子穿越出氧化絕緣層以達到數(shù)據(jù)擦除動作息。其功能選擇信息可于集成電路包裝前或完成后進行記錄此彈性可將整合型集成電路的生產(chǎn)庫存壓力降至最低有效幫助供貨商降低成本。3、系統(tǒng)參數(shù)設定集成電路銷售后需先系統(tǒng)廠商端進行系統(tǒng)組裝。單一系統(tǒng)中不同的關鍵零組件互相搭配組裝時若要最佳化系統(tǒng)性能需做系統(tǒng)參數(shù)的設定與調整。較復雜的系統(tǒng)需在消費者使用時周期性地記錄系統(tǒng)隨使用時間而變化的程度如

7、老化等。4、指令集或系統(tǒng)數(shù)據(jù)儲存一般微控制器內部的組成架構如圖16所示其中邏輯型非揮發(fā)性內存所扮演的角色為指令集的儲存簡單型微控制器所需儲存指令集的空間約為16k8高階微控制器需更復雜的指令集其所需的空間在32k32以上。假使微控制器在系統(tǒng)操作過程中需周期性偵測或記錄系統(tǒng)狀態(tài)的話則需使用多次寫入型的邏輯型非揮發(fā)性內存亦需更大的儲存空間以記錄系統(tǒng)狀態(tài)。5、信息存取保密設定關于使用于付費內容存取的集成電路其內部需邏輯型內嵌式非揮發(fā)性內存作為

8、保密金鑰的設定。如部份數(shù)字機頂盒系統(tǒng)具有付費功能以達到接收付費視訊內容的功能。因此其內部的主要控制集成電路會使用邏輯型非揮發(fā)性內存記錄付費內容供貨商所特有的序號或保密金鑰以達到保護付費內容的目的。6、系統(tǒng)序號或個人身分設定關于具有系統(tǒng)序號或身分識別功能的集成電路其內部需邏輯型內嵌式非揮發(fā)性內存作為系統(tǒng)序號或身分識別功能的設定。如以太網(wǎng)絡卡中的MACaddress(網(wǎng)絡識別碼)、手機IMEIcode(手機身分識別碼)或者是智能卡集成電路的

9、識別碼。四、未來挑戰(zhàn)四、未來挑戰(zhàn)隨著制程持續(xù)微縮邏輯型非揮發(fā)性內存必須面臨超低電壓操作的環(huán)境此時在電路設計與組件操作特性上會直接產(chǎn)生的可能問題有:1、使用相同的CHE機制作為數(shù)據(jù)寫入速度是否能滿足系統(tǒng)需求2、使用相同的FN機制作為數(shù)據(jù)擦除方式是否效率不足在半導體工業(yè)學術界亦有許多單位嘗試去開發(fā)不同架構的非揮發(fā)性內存使用新材料作為非揮發(fā)性內存單元如MRAMPCRAMPRAM。其共同特色是可低電壓操作但需大電流。此類新式非揮發(fā)性內存架構在進

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論