用fpga實(shí)現(xiàn)嵌入式實(shí)時(shí)初晶溫度采集與交換

1、用FPGA實(shí)現(xiàn)嵌入式實(shí)時(shí)初晶溫度采集與交換實(shí)現(xiàn)嵌入式實(shí)時(shí)初晶溫度采集與交換吳磊(北方工業(yè)大學(xué)信息工程學(xué)院，北京100144)摘要摘要：描述了用FPGA實(shí)現(xiàn)嵌入式實(shí)時(shí)初晶溫度采集與交換，設(shè)計(jì)了一套基于ARM9（EP9315）和FPGA的嵌入式實(shí)時(shí)在線初晶溫度檢測(cè)系統(tǒng)。經(jīng)過近2年6次現(xiàn)場(chǎng)實(shí)際測(cè)試，結(jié)果表明，該系統(tǒng)即便在高溫和強(qiáng)磁場(chǎng)下，仍然具有系統(tǒng)穩(wěn)定、測(cè)量實(shí)時(shí)準(zhǔn)確等優(yōu)點(diǎn)。適合在電解鋁相關(guān)單位推廣應(yīng)用。關(guān)鍵詞關(guān)鍵詞：初晶溫度；FPGA；ARM

2、；鋁電解質(zhì)；實(shí)時(shí)測(cè)量中圖分類號(hào)：中圖分類號(hào)：TF068.21；TF821文獻(xiàn)標(biāo)識(shí)碼：文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：文章編號(hào)：10077545（2012）03000000FPGAwithEmbeddedSystemfCollectingExchangingOnlineInitialCrystallizationTemperatureWULei（InfmationEngineeringCollegeNthChinaUniversityofTech

3、nologyBeijing100144China）Abstract:ApplicationofFPGAindatacollectionexchangewithembeddedsystemfonlinedetectiontemperatureofinitialcrystallizationwasdescribedadetectingsystembasedonembeddedprocessofARM9（EP9315）FPGAwasprese

4、nted.Thesystemisnotonlyhighlystableevenundertheenvironmentofhightemperaturepowerfulelectromagicsituationbutalsoofhighmeasurementaccuracythrough6timesonsitetestingwithintwoyears.Sothisequipmentisapplicableinaluminumelectr

5、olysisenterprises.Keywds:initialcrystallizationtemperatureFPGAARMaluminumelectrolyterealtimemeasurement初晶溫度是鋁電解質(zhì)開始結(jié)晶的溫度，它是鋁電解過程中一個(gè)重要參數(shù)。目前工業(yè)上確定初晶溫度的方法主要是根據(jù)鋁電解質(zhì)的成分組成估算或者實(shí)驗(yàn)室測(cè)量[16]，但都無法滿足工業(yè)上實(shí)時(shí)、準(zhǔn)確的要求。因此，我們?cè)O(shè)計(jì)了嵌入式實(shí)時(shí)在線鋁電解質(zhì)初晶溫度檢測(cè)

6、系統(tǒng)。1系統(tǒng)概述系統(tǒng)概述整個(gè)系統(tǒng)的邏輯框圖如圖1所示。FPGA初晶溫度數(shù)據(jù)采集與交換系統(tǒng)由FPGA與ADS1274數(shù)據(jù)交換、FPGA和EP9315的數(shù)據(jù)交換和FPGA與WindowsCE的數(shù)據(jù)交換3部分構(gòu)成。ADS1274EP9315增益控制失調(diào)電壓報(bào)警指示燈ADS1274控制模塊EP9315邏輯存儲(chǔ)控制邏輯控制FIFOFIFOclk_5mclk_25msyncdrdydout1cpu_a(15:0)drv_cpu_d(15:0)cpu

7、_int1cpu_int2cpu_nrdcpu_nwrcpu_ncs1cpu_ncs2ad_swithgain_swith總線控制邏輯數(shù)據(jù)寄存器控制寄存器狀態(tài)寄存器FPGA圖1系統(tǒng)邏輯框圖系統(tǒng)邏輯框圖Fig.1Overallsystemframewk基金項(xiàng)目基金項(xiàng)目：國(guó)家科技支撐計(jì)劃項(xiàng)目（2009BAE85B00）；2008年北京市教委科技發(fā)展計(jì)劃項(xiàng)目（KM200810009012）doi：10.3969j.issn.10077545.

8、2012.03.005數(shù)據(jù)轉(zhuǎn)換時(shí)鐘分頻的程序代碼如下：always@(negedgerst_nnegedgedrdy)if(!rst_n)drdy_count=8b0elseif(drdy_countdrdy_div)drdy_count=drdy_count1elsedrdy_count=8b02.3pingpong存儲(chǔ)原理與實(shí)現(xiàn)存儲(chǔ)原理與實(shí)現(xiàn)為保證數(shù)據(jù)不丟失，采用pingpong存儲(chǔ)原理，圖4為pingpong存儲(chǔ)結(jié)構(gòu)圖。地址0X0

9、0~0X63共100個(gè)單元存儲(chǔ)電池電壓數(shù)據(jù)，0X64~0XC7共100個(gè)單元存儲(chǔ)溫度數(shù)據(jù)。當(dāng)一塊RAM存滿后，F(xiàn)PGA向EP9315發(fā)出將數(shù)據(jù)取走的中斷請(qǐng)求，然后向另一塊RAM存儲(chǔ)。數(shù)據(jù)選擇RAM1RAM2數(shù)據(jù)選擇圖4pingpong存儲(chǔ)結(jié)構(gòu)圖存儲(chǔ)結(jié)構(gòu)圖Fig.4Schemeofpingpongstage2.4數(shù)據(jù)的存儲(chǔ)和傳輸模塊數(shù)據(jù)的存儲(chǔ)和傳輸模塊FIFO設(shè)計(jì)為異步方式進(jìn)行數(shù)據(jù)的存儲(chǔ)和傳輸，其大小為16512，即數(shù)據(jù)寬度為16bit，

10、深度為512bit。通過FPGA可以匹配EP9315和ADS1274之間時(shí)鐘速率的差異，從而起到數(shù)據(jù)緩沖的作用；還可以將串行數(shù)據(jù)轉(zhuǎn)化為并行數(shù)據(jù)，反之亦然。3FPGA和EP9315的數(shù)據(jù)交換的數(shù)據(jù)交換FPGA以總線方式和EP9315進(jìn)行數(shù)據(jù)交換。FPGA主要負(fù)責(zé)總線邏輯和協(xié)議的解析、內(nèi)部寄存器的配置以及采樣點(diǎn)數(shù)據(jù)的配置，此外，還負(fù)責(zé)一些信號(hào)的邏輯控制。FPGA一方面把采集到的數(shù)據(jù)傳送給EP9315，同時(shí)EP9315還需要對(duì)數(shù)據(jù)采集板進(jìn)行控

11、制（包括模擬信號(hào)增益、指示信號(hào)、采樣點(diǎn)等）。FPGA與EP9315的數(shù)據(jù)交換接口圖見圖5。FPGAEP9315add(15:0)data(15:0)int1int2readwritencs1ncs2圖5FPGA與EP9315數(shù)據(jù)交換接口方式數(shù)據(jù)交換接口方式Fig.5DatainterfacebetweenFPGAEP9315把采集到的室溫和鋁電解質(zhì)溫度及電池電壓信號(hào)，以一定的格式存儲(chǔ)到FPGA內(nèi)部緩存中。EP9315作為主控制器通過SP