微電子筆試筆試和面試題要點

1、第一部分：基礎(chǔ)篇（該部分共有試題8題為必答題，每位應聘者按自己對問題的理解去回答，盡可能多回答你所知道的內(nèi)容。若不清楚就寫不清楚）。1、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認識，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。數(shù)字集成電路字集成電路是將元器件和連線集成于同一半導體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。模擬信號模擬信號，是指幅度

2、隨時間連續(xù)變化的信號。例如，人對著話筒講話，話筒輸出的音頻電信號就是模擬信號，收音機、收錄機、音響設(shè)備及電視機中接收、放大的音頻信號、電視信號，也是模擬信號。數(shù)字信號數(shù)字信號，是指在時間上和幅度上離散取值的信號，例如，電報電碼信號，按一下電鍵，產(chǎn)生一個電信號，而產(chǎn)生的電信號是不連續(xù)的。這種不連續(xù)的電信號，一般叫做電脈沖或脈沖信號，計算機中運行的信號是脈沖信號，但這些脈沖信號均代表著確切的數(shù)字，因而又叫做數(shù)字信號。在電子技術(shù)中，通常又把模

3、擬信號以外的非連續(xù)變化的信號，統(tǒng)稱為數(shù)字信號。FPGA是英文Field－ProgrammableGateArray的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。2、你認為你從事研發(fā)工作有哪些特點？3、基爾霍夫定理的內(nèi)容是什么？基爾霍夫電流定律基爾霍夫電流定律:

4、流入一個節(jié)點的電流總和等于流出節(jié)點的電流總和?；鶢柣舴螂妷憾苫鶢柣舴螂妷憾?環(huán)路電壓的總和為零。歐姆定律:電阻兩端的電壓等于電阻阻值和流過電阻的電流的乘積。4、描述你對集成電路設(shè)計流程的認識。5、描述你對集成電路工藝的認識。把電路所需要的晶體管、二極管、電阻器和電容器等元件用一定工藝方式制作在一小塊硅片、玻璃或陶瓷襯底上，再用適當?shù)墓に囘M行互連，然后封裝在一個管殼內(nèi)，使整個電路的體積大大縮小，引出線和焊接點的數(shù)目也大為減少。集成的設(shè)

5、想出現(xiàn)在50年代末和60年代初，是采用硅平面技術(shù)和薄膜與厚膜技術(shù)來實現(xiàn)的。電子集成技術(shù)按工藝方法分為以硅平面工藝為基礎(chǔ)的單片集成電路、以薄膜技術(shù)為基礎(chǔ)的薄膜集成電路和以絲網(wǎng)印刷技術(shù)為基礎(chǔ)的厚膜集成電路。單片集成電路工藝利用研磨、拋光、氧化、擴散、光刻、外延生長、蒸發(fā)等一整套平面工藝技術(shù)，在一小塊硅單晶片上同時制造晶體管、二極管、電阻和電容等元件，并且采用一定的隔離技術(shù)使各元件在電性能上互相隔離。然后在硅片表面蒸發(fā)鋁層并用光刻技術(shù)刻蝕成互

6、連圖形，使元件按需要互連成完整電路，制成半導體單片集成電路。隨著單片集成電路從小、中規(guī)模發(fā)展到大規(guī)模、超大規(guī)模集成電路，平面工藝技術(shù)也隨之得到發(fā)展。例如，擴散摻雜改用離子注入摻雜工藝；紫外光常規(guī)光刻發(fā)展到一整套微細加工技術(shù)，如采用電子束曝光制版、等離子刻蝕、反應離子銑等；外延生長又采用超高真空分子束外延技術(shù)；采用化學汽相淀積工藝制造多晶硅、二氧化硅和表面鈍化薄膜；互連細線除采用鋁或金以外，還采用了化學汽相淀積重摻雜多晶硅薄膜和貴金屬硅化

7、物薄膜，以及多層互連結(jié)構(gòu)等工藝。薄膜集成電路工藝整個電路的晶體管、二極管、電阻、電容和電感等元件及其間的互連線全部用厚度在1微米以下的金屬、半導體、金屬氧化物、多種金屬混合相、合金或絕緣介質(zhì)薄膜，并通過真空蒸發(fā)工藝、濺射工藝和電鍍等工藝重疊構(gòu)成。用這種工藝制成的集成電路稱薄膜集成電路。薄膜集成電路中的晶體管采用薄膜工藝制作它的材料結(jié)構(gòu)有兩種形式：①薄膜場效應硫化鎘和硒化鎘晶體管，還可采用碲、銦、砷、氧化鎳等材料制作晶體管；②薄膜熱電子放

8、大器。薄膜晶體管的可靠性差，無法與硅平面工藝制作的晶體管相比，因而完全由薄膜構(gòu)成的電路尚無普遍的實用價值。實際應用的薄膜集成電路均采用混合工藝，也就是用薄膜技術(shù)在玻璃、微晶玻璃、鍍釉或拋光氧化鋁陶瓷基片上制備無源元件和電路元件間的互連線，再將集成電路、晶體管、二極管等有源器件的芯片和不便用薄膜工藝制作的功率電阻、注意，此階段仿真需要考慮門電路的延遲。5布局和布線布局指將設(shè)計好的功能模塊合理地安排在芯片上，規(guī)劃好它們的位置。布線則指完成各

9、模塊之間互連的連線。注意，各模塊之間的連線通常比較長，因此，產(chǎn)生的延遲會嚴重影響SOC的性能，尤其在0.25微米制程以上，這種現(xiàn)象更為顯著。模擬集成電路設(shè)計的一般過程：1.電路設(shè)計依據(jù)電路功能完成電路的設(shè)計。2.前仿真電路功能的仿真，包括功耗，電流，電壓，溫度，壓擺幅，輸入輸出特性等參數(shù)的仿真。3.版圖設(shè)計（Layout）依據(jù)所設(shè)計的電路畫版圖。一般使用Cadence軟件。4.后仿真對所畫的版圖進行仿真，并與前仿真比較，若達不到要求需修

10、改或重新設(shè)計版圖。5.后續(xù)處理將版圖文件生成GDSII文件交予Foundry流片。7、描述一個交通信號燈的設(shè)計。8、我們將研發(fā)人員分為若干研究方向，對協(xié)議和算法理解（主要應用在網(wǎng)絡(luò)通信、圖象語音壓縮方面）、電子系統(tǒng)方案的研究、用MCU、DSP編程實現(xiàn)電路功能、用ASIC設(shè)計技術(shù)設(shè)計電路（包括MCU、DSP本身）、電路功能模塊設(shè)計（包括模擬電路和數(shù)字電路）、集成電路后端設(shè)計（主要是指綜合及自動布局布線技術(shù)）、集成電路設(shè)計與工藝接口的研究。

11、你希望從事哪方面的研究？（可以選擇多個方向。另外，已經(jīng)從事過相關(guān)研發(fā)的人員可以詳細描述你的研發(fā)經(jīng)歷）。第二部分：專業(yè)篇（根據(jù)你選擇的方向回答以下你認為相關(guān)的專業(yè)篇的問題。一般情況下你只需要回答五道題以上，但請盡可能多回答你所知道的，以便我們了解你的知識結(jié)構(gòu)及技術(shù)特點。）1、請談談對一個系統(tǒng)設(shè)計的總體思路。針對這個思路，你覺得應該具備哪些方面的知識？2、現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=lnx，其中，x為4位

12、二進制整數(shù)輸入信號。y為二進制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為3~5v假設(shè)公司接到該項目后，交由你來負責該產(chǎn)品的設(shè)計，試討論該產(chǎn)品的設(shè)計全程。3、簡單描述一個單片機系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡述單片機應用系統(tǒng)的設(shè)計原則。4、請用方框圖描述一個你熟悉的實用數(shù)字信號處理系統(tǒng)，并做簡要的分析；如果沒有，也可以自己設(shè)計一個簡單的數(shù)字信號處理系統(tǒng)，并描述其功能及用途。5、畫出8031與2716（2K8RO