組成原理復(fù)習(xí)題庫(kù)更新版

1、計(jì)算機(jī)組成原理復(fù)習(xí)題計(jì)算機(jī)組成原理復(fù)習(xí)題一、一、選擇題選擇題1.假設(shè)同一套指令集用不同的方法設(shè)計(jì)了PCA和PCB，PCA和PCB的時(shí)鐘周期分別為1.2ns，2ns。某個(gè)程序在A上運(yùn)行的CPI為2，在B上運(yùn)行的CPI為1，則對(duì)于該程序來(lái)說(shuō)，PCA和PCB速度比例為（D）。A、1:2B、2:1C、6:5D、5:62.假設(shè)x為8位的定點(diǎn)整數(shù)（其中最高位為符號(hào)位，低7位為數(shù)據(jù)位），已知[x]補(bǔ)=10110110，則[x]補(bǔ)等于（D）。A、001

2、10010B、10110011C、11001101D、010010103.在總線結(jié)構(gòu)中，（B）需要在ALU的兩個(gè)輸入端加上兩個(gè)緩沖寄存器。A、雙總線結(jié)構(gòu)B、單總線結(jié)構(gòu)C、三總線結(jié)構(gòu)D、以上都正確4.某數(shù)為IEEE754單精度浮點(diǎn)數(shù)格式表示為45100000H，則該數(shù)的值是（B）。A、1.125210B、1.125211C、1.125211D、1.1252105.假設(shè)程序P在裝置M執(zhí)行時(shí)間為20秒，編譯優(yōu)化后，P執(zhí)行的指令數(shù)是以前的70%

3、，但CPI為以前的1.2倍，則現(xiàn)在P在M上的執(zhí)行時(shí)間為（D）。A、8.4秒B、11.7秒C、14.0秒D、16.8秒6.假定某一個(gè)實(shí)數(shù)x=01010101B，在計(jì)算機(jī)內(nèi)部表示為00101011B，則該數(shù)所用的編碼形式為（D）。A、原碼B、反碼C、補(bǔ)碼D、移碼7.某機(jī)字長(zhǎng)8位，最高位為一位的符號(hào)位，則最大正整數(shù)是（A）。A、(271)B、(271)C、27D、278.下列尋址方式中，與所執(zhí)行的指令地址有關(guān)的尋址方式是（A）。A、相對(duì)尋址B

4、、寄存器尋址C、立即尋址D、直接尋址9.CPU中的控制器的功能是（C）。A、產(chǎn)生時(shí)序信號(hào)B、完成算術(shù)邏輯運(yùn)算C、從主存中取出指令、分析指令并產(chǎn)生有關(guān)的操作控制信號(hào)D、從主存中取出指令并完成數(shù)據(jù)基本運(yùn)算10.PCI總線是一個(gè)高帶寬且與處理器無(wú)關(guān)的標(biāo)準(zhǔn)總線，下列的描述錯(cuò)誤的是（b）。A、采用同步定時(shí)協(xié)議B、采用分布式仲裁策略C、具有自動(dòng)配置能力D、適合于低成本的小系統(tǒng)11.假設(shè)x為8位的定點(diǎn)整數(shù)（其中最高位為符號(hào)位），已知[x]補(bǔ)=0101

5、1101，則[x]補(bǔ)=（D）。A、10000101B、10000100C、01110100D、以上答案都不對(duì)12.計(jì)算機(jī)系統(tǒng)中運(yùn)用補(bǔ)碼進(jìn)行運(yùn)算的目的是（A）。A、簡(jiǎn)化運(yùn)算器的設(shè)計(jì)B、提高運(yùn)算的精度C、原碼計(jì)算無(wú)法實(shí)現(xiàn)減法運(yùn)算D、硬件只能識(shí)別補(bǔ)碼13.下列哪一項(xiàng)不是CDRAM的優(yōu)點(diǎn)。（D）得分評(píng)卷人二、二、判斷題判斷題1.響應(yīng)時(shí)間是指從輸入有效到系統(tǒng)產(chǎn)生響應(yīng)之間的時(shí)間度量，用時(shí)間單位來(lái)度量。（√）2.RISC訪內(nèi)指令中，操作數(shù)的物理位置一

6、般安排在同一個(gè)主存單元。（X）3.CPU響應(yīng)中斷時(shí)，暫停運(yùn)行當(dāng)前程序，自動(dòng)轉(zhuǎn)移到中斷服務(wù)程序。（√）4.為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用堆棧。（√）5.引入虛擬存儲(chǔ)系統(tǒng)的目的是提高存儲(chǔ)速度（容量）。（）6.流水線中造成資源相關(guān)的原因是執(zhí)行算術(shù)指令而引起。（X）7.在計(jì)算機(jī)總線中，地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn)。（）8.為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用堆棧。（√）9.DMA方式進(jìn)行外設(shè)與主

7、機(jī)交換信息時(shí)，不需要向主機(jī)發(fā)出中斷請(qǐng)求。（√）10.定點(diǎn)補(bǔ)碼運(yùn)算時(shí)，其符號(hào)位不參與運(yùn)算。（）11.馮.諾依曼型計(jì)算機(jī)的基本工作方式的特點(diǎn)是按地址訪問(wèn)并順序執(zhí)行指令。（√）12.浮點(diǎn)數(shù)的取值范圍由階碼的位數(shù)決定，而精度由尾數(shù)的位數(shù)決定。（√）13.Cache和虛擬存儲(chǔ)器的存儲(chǔ)管理策略都利用了程序的局部性原理。（√）14.每一個(gè)基本操作就叫做一條指令，而解算某一問(wèn)題的一串指令序列，叫做該問(wèn)題的計(jì)算程序，簡(jiǎn)稱程序。（√）15.在當(dāng)今的計(jì)算機(jī)系

8、統(tǒng)中，存儲(chǔ)器是數(shù)據(jù)傳送的中心，但訪問(wèn)存儲(chǔ)器的請(qǐng)求是由CPU或IO發(fā)出的。(√)16.DMA方式是指由DMA控制器執(zhí)行IO程序，以實(shí)現(xiàn)外圍設(shè)備與主存之間的數(shù)據(jù)直傳。（）17.單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用間接尋址方式。（）18.一旦中斷請(qǐng)求出現(xiàn)，CPU立即停止當(dāng)前指令的執(zhí)行，轉(zhuǎn)去受理中斷請(qǐng)求。（）19.DMA控制器和CPU不能同時(shí)使用總線。（）20.為保證中斷服務(wù)程序執(zhí)行完畢以后，能正

9、確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，必須進(jìn)行現(xiàn)場(chǎng)保存操作。（√）三、三、填空題填空題1.按IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由（符號(hào)位S）、（尾數(shù)M）、(階碼E)三個(gè)域組成。2.計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即（cache）、（主存）和（外存）。3.形成指令地址的方式，稱為（指令尋址方式）。該方式有（順序?qū)ぶ罚┖停ㄌS尋址）兩種，由指令計(jì)數(shù)器來(lái)跟蹤。4.CPU是計(jì)算機(jī)的中央處理器部件，具有（指令控制）、（操作控制）、(時(shí)間控制)和（數(shù)據(jù)加工）的