已閱讀1頁，還剩2頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、《EDA技術》課程實驗報告學生姓名：黃紅玉所在班級：電信100227指導教師：高金定老師記分及評價：記分及評價：項目滿分5分得分一、實驗名稱實驗4：38譯碼器的設計二、任務及要求【基本部分】4分1、在QuartusII平臺上，采用文本輸入設計方法，通過編寫VHDL語言程序，完成38譯碼器的設計并進行時序仿真。2、設計完成后生成一個元件，以供更高層次的設計調用。3、實驗箱上選擇恰當的模式進行驗證，目標芯片為ACEX1K系列EP1K30TC
2、1443。【發(fā)揮部分】1分修改設計，完成36譯碼器的設計，并進行時序仿真。三、實驗程序libraryieeeuseieee.std_logic_1164.alluseieee.std_logic_unsigned.allentitydecoderispt(en:instd_logicabc:instd_logicy:outbit_vect(7downto0))endentitydecoderarchitectureart4ofdecod
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于vhdl語言的hdb3編譯碼器的設計畢業(yè)論文
- 用vhdl設計三八譯碼器。。超贊版
- vhdl8路搶答器課程設計--基于vhdl語言的8路搶答器設計
- vhdl8路搶答器課程設計--基于vhdl語言的8路搶答器設計
- 基于FPGA的LDPC譯碼器設計.pdf
- 基于Verilog語言的RS(255，247)編譯碼器設計.pdf
- 基于并行分層譯碼算法的LDPC譯碼器設計.pdf
- 課程設計---基于vhdl語言的8路搶答器設計
- 基于HSPA的并行Turbo編譯碼器設計.pdf
- 基于802.11ac協議的ldpc譯碼器設計
- 基于PLD的RS碼編譯碼器設計.pdf
- 基于CMMB標準的RS譯碼器的設計.pdf
- Viterbi譯碼器的硬件設計.pdf
- 基于SystemC的Viterbi譯碼器實現.pdf
- 基于FPGA的LDPC譯碼器設計與實現.pdf
- Viterbi譯碼器的FPGA設計.pdf
- 赫夫曼編碼譯碼器
- 譯碼器設計和ip核
- 基于FPGA的Viterbi譯碼器實現.pdf
- 基于FPGA的Turbo碼編譯碼器設計.pdf
評論
0/150
提交評論