ts201在數(shù)字信號(hào)處理設(shè)計(jì)中的應(yīng)用

1、1TS201TS201在數(shù)字信號(hào)處理設(shè)計(jì)中的應(yīng)用在數(shù)字信號(hào)處理設(shè)計(jì)中的應(yīng)用0引言引言當(dāng)前信號(hào)處理的發(fā)展趨勢(shì)是可重構(gòu)、可擴(kuò)展的通用信號(hào)處理系統(tǒng)。即通過(guò)靈活的軟件編程來(lái)適應(yīng)處理問(wèn)題的變化和算法的發(fā)展，通過(guò)簡(jiǎn)單的硬件擴(kuò)展來(lái)適應(yīng)規(guī)模處理的變化，以提高信號(hào)處理系統(tǒng)的可編程能力和升級(jí)能力。而采用具備強(qiáng)大處理能力的ADSPTS201S芯片可以對(duì)大量的數(shù)據(jù)作實(shí)時(shí)處理。TS201S可在600MHz的內(nèi)核時(shí)鐘下完成每秒48億次乘累加(MAC)運(yùn)算和每秒36

2、億次浮點(diǎn)運(yùn)算(FLOP)，具有比同類處理器高出50％～100％的處理能力。它內(nèi)部集成了24MB的存儲(chǔ)器，其片內(nèi)大存儲(chǔ)量與高達(dá)33.6Gbs的內(nèi)部帶寬是提高性能的關(guān)鍵。TS201S的外部64位數(shù)據(jù)總線和32位地址總線時(shí)鐘最高可達(dá)125MHz。本文通過(guò)GA3816、FPGA和DSP構(gòu)建了一個(gè)高速、通用、可擴(kuò)展的多功能信號(hào)處理平臺(tái)，該信號(hào)處理平臺(tái)經(jīng)過(guò)動(dòng)態(tài)配置GA3816處理芯片可實(shí)現(xiàn)一些信號(hào)處理領(lǐng)域常用的運(yùn)算，也可以通過(guò)對(duì)DSP、FPGA芯片

3、的編程來(lái)實(shí)現(xiàn)一些其它算法，所以該平臺(tái)能夠廣泛的應(yīng)用于信號(hào)處理等領(lǐng)域。1系統(tǒng)設(shè)計(jì)系統(tǒng)設(shè)計(jì)1.11.1系統(tǒng)硬件結(jié)構(gòu)系統(tǒng)硬件結(jié)構(gòu)本通用信號(hào)處理平臺(tái)主要由雙TS201、雙stratix系列FPGA和雙GA3816處理器構(gòu)成，同時(shí)使用了一些RAM、FLASH和SDRAM器件來(lái)存儲(chǔ)系統(tǒng)中的數(shù)據(jù)和程序。系統(tǒng)與外部進(jìn)行通信的接口主要采用CPCI總線接口。本設(shè)計(jì)采用DSP結(jié)合FPGA的方式。這種方式最大的優(yōu)點(diǎn)就是結(jié)構(gòu)靈活，有較強(qiáng)的通用性，適合模塊化設(shè)計(jì)，

4、并能夠提高效率，同時(shí)，其開(kāi)發(fā)周期較短，系統(tǒng)容易維護(hù)和擴(kuò)展，所以，這種結(jié)構(gòu)目前比較流行。圖1是該系統(tǒng)的結(jié)構(gòu)框圖。3說(shuō)，GA3816的速度為12.8μs，而主頻為300MHz的TS201則為32.78μs)，所以在系統(tǒng)所需實(shí)現(xiàn)的功能中，如果GA3816芯片可以實(shí)現(xiàn)就直接用它來(lái)實(shí)現(xiàn)(如FFT、FIR等)，GA3816不能實(shí)現(xiàn)的功能則可根據(jù)需要在TS201和FPGA中編程實(shí)現(xiàn)。在FPGA中對(duì)GA3816芯片進(jìn)行配置可以實(shí)現(xiàn)GA3816的不同處理

5、功能以及運(yùn)算模式，從而滿足不同應(yīng)用場(chǎng)合中GA3816芯片的不同數(shù)據(jù)處理功能。1.3時(shí)鐘模塊ADSPTS201S的系統(tǒng)輸入時(shí)鐘SCLK同時(shí)也是TS201S的外部接口時(shí)鐘，為與外部器件兼容，SCLK不應(yīng)取得太高。一般可取內(nèi)核時(shí)fCCLK為fSCLK與SCLKRAT的積，PBUS的工作時(shí)鐘fSOCCLK為fCCLK／2，鏈路口時(shí)鐘fLxCLK為fCCLK／CR(CR為L(zhǎng)CTLxREGlSTER的設(shè)置值)，若SPD位設(shè)置為100，則取fLxCL

6、K=fCCLK／4。這樣，將時(shí)鐘信號(hào)再經(jīng)過(guò)時(shí)鐘驅(qū)動(dòng)后分別送入兩個(gè)FPGA，再由FPGA的鎖相環(huán)進(jìn)行倍頻或者分頻就可得到DSP、SDRAM、GA3816和RAM所需要的時(shí)鐘信號(hào)。GA3816和RAM的時(shí)鐘信號(hào)可由FPGA直接提供，DSP和SDRAM的時(shí)鐘信號(hào)則由FPGA提供的時(shí)鐘通過(guò)一個(gè)時(shí)鐘驅(qū)動(dòng)器來(lái)供給。設(shè)計(jì)時(shí)應(yīng)盡可能的使時(shí)鐘線等長(zhǎng)的到達(dá)器件，這樣可以減少時(shí)鐘偏移，從而使DSP和SDRAM之間能夠更好的通信。因?yàn)闀r(shí)鐘信號(hào)是非常敏感的信號(hào)，

7、所以要盡量的減少反射和串?dāng)_。在時(shí)鐘信號(hào)線上串接適當(dāng)?shù)钠ヅ潆娮杩梢杂行У臏p少反射，而減少串?dāng)_則需要在時(shí)鐘走線周圍留出額外的空間，或者把時(shí)鐘線單獨(dú)放在兩個(gè)地平面層中間的一層，這樣可以使時(shí)鐘的信號(hào)完整性得到有效的改善。1.4電源模塊stratix和GA3816的核電源電壓分別為1.5V和1.8V，3.3V為I／O電源，ADSPTS201S的三種電源如表1所列。本設(shè)計(jì)中所需的四種電壓都是從外部輸入的5V電源轉(zhuǎn)換而成的，轉(zhuǎn)換芯片選用TI公司的TP