AVS運(yùn)動(dòng)估計(jì)模塊硬件設(shè)計(jì).pdf

1、近年來，隨著數(shù)字媒體和互聯(lián)網(wǎng)的高速發(fā)展，高清視頻、手機(jī)視頻、網(wǎng)絡(luò)視頻、視頻監(jiān)控等新應(yīng)用不斷出現(xiàn)，使得視頻數(shù)據(jù)呈爆炸式增長。我國目前產(chǎn)品主要是采用的H.264的國際標(biāo)準(zhǔn)，需要花費(fèi)昂貴的專利費(fèi)用。在這樣的背景下，AVS視頻標(biāo)準(zhǔn)應(yīng)運(yùn)而生。本文主要對(duì)整像素運(yùn)動(dòng)估計(jì)模塊和分像素運(yùn)動(dòng)估計(jì)模塊作了深入的研究和探討。
　　本文針對(duì)高清視頻編碼設(shè)計(jì)需求，綜合考慮芯片面積、編碼速度以及復(fù)雜度等原則，對(duì)AVS編碼標(biāo)準(zhǔn)中的整像素運(yùn)動(dòng)估計(jì)模塊和分像素運(yùn)動(dòng)估

2、計(jì)模塊的算法進(jìn)行了深入的分析，并對(duì)硬件結(jié)構(gòu)進(jìn)行了優(yōu)化，然后對(duì)優(yōu)化了的各個(gè)模塊編寫RTL代碼。在整像素運(yùn)動(dòng)估計(jì)模塊的設(shè)計(jì)中，采用分層的二維陣列全搜索運(yùn)動(dòng)估計(jì)硬件結(jié)構(gòu)，該結(jié)構(gòu)以8×8子塊為最小處理單元，主要在處理單元的并行結(jié)構(gòu)設(shè)計(jì)以及存儲(chǔ)器設(shè)計(jì)方面作出了改進(jìn)，實(shí)現(xiàn)了一列像素并行處理，節(jié)約了硬件資源和編碼時(shí)間。在分像素運(yùn)動(dòng)估計(jì)模塊的設(shè)計(jì)中，采用1/2像素運(yùn)動(dòng)估計(jì)和1/4像素運(yùn)動(dòng)估計(jì)并行處理的硬件結(jié)構(gòu)，該結(jié)構(gòu)數(shù)據(jù)流規(guī)則，控制簡(jiǎn)單，同樣也實(shí)現(xiàn)了一