適于mpeg2h.264avs的運(yùn)動(dòng)補(bǔ)償亮度內(nèi)插器的硬件設(shè)計(jì)與實(shí)現(xiàn)

1、上海交通大學(xué)碩士學(xué)位論文適于MPEG2H.264AVS的運(yùn)動(dòng)補(bǔ)償亮度內(nèi)插器的硬件設(shè)計(jì)與實(shí)現(xiàn)姓名：趙子梁申請(qǐng)學(xué)位級(jí)別：碩士專(zhuān)業(yè)：通信與信息系統(tǒng)指導(dǎo)教師：鄭世寶20080101上海交通大學(xué)碩士學(xué)位論文第頁(yè)vi設(shè)計(jì)中采用了流水線加并行操作技術(shù)，將二維濾波轉(zhuǎn)換為一維濾波，同時(shí)用移位加替代乘法運(yùn)算。模塊設(shè)計(jì)中充分利用了資源共享和模塊復(fù)用技術(shù)，以減少所需面積。流水線操作保證了數(shù)據(jù)能夠連續(xù)輸出，盡可能減少內(nèi)插所需時(shí)間。通過(guò)分析，該設(shè)計(jì)在最壞情況下（每

2、次內(nèi)插的位置都是三個(gè)標(biāo)準(zhǔn)中耗時(shí)最長(zhǎng)的內(nèi)插位置）仍然能夠達(dá)到標(biāo)清要求，雖然在最壞情況下不能達(dá)到高清要求，但是否會(huì)存在這種情況，即每次內(nèi)插都需要最長(zhǎng)時(shí)間，有待于進(jìn)一步分析統(tǒng)計(jì)。本論文設(shè)計(jì)的亮度內(nèi)插器使用軟件modelsim6.0進(jìn)行仿真，使用H.264JM9.0及AVS1.0RM50進(jìn)行驗(yàn)證，結(jié)果完全正確，此外，該亮度內(nèi)插器還做了FPGA綜合。FPGA綜合使用Synplifypro7.7，共用了12167個(gè)查找表，頻率可達(dá)到114MHz。關(guān)