用于高速SerDes接口的編解碼及收發(fā)電路設(shè)計(jì).pdf_第1頁(yè)
已閱讀1頁(yè),還剩72頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、SerDes是一種高速串并轉(zhuǎn)換接口芯片,它在通信領(lǐng)域得到了廣泛地應(yīng)用,如:RapidIO接口技術(shù)、InfiniBand接口技術(shù)和PCIE接口技術(shù)。在發(fā)送端,SerDes將多路并行數(shù)據(jù)轉(zhuǎn)換成高速串行數(shù)據(jù)。在接收端,SerDes將高速串行數(shù)據(jù)重新轉(zhuǎn)換成并行數(shù)據(jù)。
  本文介紹了SerDes芯片的編解碼電路和收發(fā)電路。其中編解碼電路是數(shù)字電路,本文采用FPGA來(lái)實(shí)現(xiàn),采用IBM公司關(guān)于8b/10b的專利來(lái)實(shí)現(xiàn)。編碼和解碼部分分別包括兩個(gè)

2、8b/10b編碼和解碼模塊,分別用兩個(gè)低頻時(shí)鐘來(lái)控制它們,通過(guò)乒乓操作將兩個(gè)8b/10b編碼器的結(jié)果發(fā)射出去。本文詳細(xì)介紹了編解碼電路的模塊劃分和設(shè)計(jì)過(guò)程,用Isim軟件仿真了編解碼電路。
  收發(fā)電路的功能是發(fā)送和接收低壓差分信號(hào),本文比較了四種高速差分接口,它們是LVPECL差分接口、LVDS差分接口、CML差分接口和VML差分接口。由于VML差分接口有功耗更低、容易集成、結(jié)構(gòu)簡(jiǎn)單和成本低等特點(diǎn),本文采用了VML差分接口。

3、r>  發(fā)送電路包括預(yù)加重電路、并串轉(zhuǎn)換電路和驅(qū)動(dòng)電路。其中并串轉(zhuǎn)換電路的功能是將編碼電路和發(fā)送電路連在一起,將并行信號(hào)轉(zhuǎn)換成串行的CMOS電平信號(hào)。發(fā)送電路的主要部分是驅(qū)動(dòng)電路,它采用了自偏置的差分放大技術(shù),有效地簡(jiǎn)化了電路,節(jié)省了版圖面積。同時(shí),發(fā)送電路增加了一個(gè)預(yù)加重模塊,增強(qiáng)了發(fā)送端差分信號(hào)的強(qiáng)度,從而避免因高頻信號(hào)衰減而導(dǎo)致的功能錯(cuò)誤。
  接收電路包括串并轉(zhuǎn)換電路、阻抗匹配電路和信號(hào)丟失檢測(cè)電路。其中阻抗匹配電路采用片

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論