基于FPGA的視頻圖像邊緣檢測優(yōu)化設計.pdf

1、圖像處理技術(shù)已經(jīng)逐漸融入人們的日常生活之中，其特點是數(shù)據(jù)運算量大、處理速度高?，F(xiàn)場可編程器件(FPGA)，其豐富的內(nèi)部邏輯存儲資源、高處理速度和可移植性等，使其廣泛應用在實時圖像處理中。
　　本文設計采用Altera公司的FPGA芯片，使用Verilog HDL硬件描述語言編寫。結(jié)合QuartusⅡ以及ModelSim仿真驗證，實現(xiàn)系統(tǒng)FPGA實時Sobel圖像邊緣檢測優(yōu)化設計。通過系統(tǒng)方案論證設計出硬件方案，其中主要包括視頻圖像

2、采集、SDRAM緩存存儲、中值濾波、Sobel邊緣檢測優(yōu)化算法運算和VGA顯示。首先，通過CMOS攝像頭采集實時視頻圖像，然后經(jīng)過FPGA數(shù)據(jù)格式轉(zhuǎn)為二值圖像緩存至SDRAM中，再從SDRAM中讀取數(shù)據(jù)進行快速中值濾波降噪處理，濾波后數(shù)據(jù)送入Sobel邊緣檢測優(yōu)化算法模塊，最后將系統(tǒng)算法設計結(jié)果在VGA本地實時顯示。在設計過程中，充分利用硬件資源的前提下，通過算法改進和優(yōu)化，盡可能發(fā)揮FPGA并行性和流水線操作結(jié)構(gòu)的優(yōu)勢。
　　本