硅基射頻開(kāi)關(guān)集成電路設(shè)計(jì).pdf

1、隨著無(wú)線通信市場(chǎng)的迅速發(fā)展，低成本與高集成度的射頻收發(fā)機(jī)需求在不斷增加。為了迎合這種趨勢(shì)，互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）由于其優(yōu)越特性而備受關(guān)注。然而，在實(shí)現(xiàn)全集成收發(fā)機(jī)這個(gè)目標(biāo)上，CMOS工藝因其自身缺陷遇到了瓶頸，難以集成大功率器件，如開(kāi)關(guān)與功率放大器?；诖?，本文采用硅基SOI工藝設(shè)計(jì)一款大功率單刀五擲開(kāi)關(guān)，對(duì)促進(jìn)全集成收發(fā)機(jī)的實(shí)現(xiàn)具有重要意義。
　　本文首先介紹了CMOS工藝下的射頻開(kāi)關(guān)技術(shù)，分析當(dāng)前CMOS三阱工藝在設(shè)

2、計(jì)開(kāi)關(guān)電路時(shí)的物理局限性，并且加入硅基SOI工藝做為對(duì)比，闡述SOI工藝在射頻開(kāi)關(guān)設(shè)計(jì)上的優(yōu)勢(shì)地位。
　　緊接著，通過(guò)分析串并式硅基開(kāi)關(guān)的功率承載能力瓶頸，采用負(fù)壓偏壓方式控制開(kāi)關(guān)晶體管關(guān)閉來(lái)提高開(kāi)關(guān)的線性度。負(fù)壓模塊集成于SOI開(kāi)關(guān)芯片中，由振蕩器、時(shí)鐘緩沖器以及負(fù)壓電荷泵三者共同組成。其中的振蕩器部分本文使用的是多諧振蕩器電路，替換了經(jīng)典負(fù)壓模塊中的環(huán)形振蕩器，相比于后者，前者在低頻及低工藝節(jié)點(diǎn)應(yīng)用時(shí)具備更小的尺寸以及更好的穩(wěn)

3、定性。
　　然后，根據(jù)SOI工藝庫(kù)提供的開(kāi)關(guān)晶體管建立了“導(dǎo)通”與“關(guān)閉”兩種狀態(tài)的等效集總模型，并給出各寄生參數(shù)的提取公式，通過(guò)與PDK晶體管的S參數(shù)仿真對(duì)比，驗(yàn)證了等效模型的準(zhǔn)確性以及參數(shù)提取的正確性。等效模型的建立對(duì)開(kāi)關(guān)晶體管尺寸的選取具有指導(dǎo)意義。
　　最后，基于等效模型分析設(shè)計(jì)開(kāi)關(guān)電路，并流片測(cè)試。制造的SOI開(kāi)關(guān)芯片面積為1.6×0.6mm2。在頻率0.7～2GHz范圍內(nèi)，測(cè)試插入損耗小于1.1dB，測(cè)試隔離度大