學習模擬集成電路的九個階段

1、學習模擬集成電路的九個階段 學習模擬集成電路的九個階段模擬集成電路大師與大家分享經(jīng)驗：一段你剛開始進入這行，對 PMOS/NMOS/BJT 什么的只不過有個大概的了解，各種器件的特性你也不太清楚，具體設計成什么樣的電路你也沒什么主意，你的電路圖主要看國內(nèi)雜志上的文章，或者按照教科書上現(xiàn)成的電路，你總覺得他們說得都有道理。你做的電路主要是小規(guī)模的模塊，做點差分運放，或者帶隙基準的仿真什么的你就計算著發(fā)文章，生怕到時候論文湊不夠?？偟膩碚f，

2、基本上看見運放還是發(fā)怵。你覺得 spice 是一個非常難以使用而且古怪的東西。二段你開始知道什么叫電路設計，天天捧著本教科書在草稿紙上狂算一氣。你也經(jīng)常開始提起一些技術參數(shù)，Vdsat、lamda、early voltage、GWB、ft 之類的?？傆X得有時候電路和手算得差不多，有時候又覺得差別挺大。你也開始關心電壓，溫度和工藝的變化。例如低電壓、低功耗系統(tǒng)什么的。或者是超高速高精度的什么東東，時不時也來上兩句。你設計電路時開始計劃著要

3、去 tape out，雖然 tape out 看起來還是挺遙遠的。這個階段中，你覺得 spice 很強大，但經(jīng)常會因為 AC 仿真結果不對而大傷腦筋。不同指標之間的折中如何選擇才好。你覺得要設計出一個適當?shù)哪軌蛘９ぷ鞯碾娐氛娴奶y了，你不相信在這個世界上有人可以做到他們宣稱的那么好，因為聰明如你都覺得面對如此紛雜的選擇束手無策，他們怎么可能做得到？這個階段中，你覺得 spice 功能還是太有限了，而且經(jīng)常對著time step too

4、 small的出錯信息發(fā)呆，偶爾情況下你還會創(chuàng)造出巨大的仿真文件讓所有人和電腦崩潰。五段你覺得很多競爭對手的東西不過如此而已。你開始有一套比較熟悉的設計方法。但是你不知道如何更加優(yōu)化你手頭的工具。你已經(jīng)使用過一些別人編好的腳本語言，但經(jīng)常碰到很多問題的時候不能想起來用 awk 或者 perl 搞定。你開始大量的占用服務器的仿真時間，你相信經(jīng)過大量的仿真，你可以清楚地把你設計的模塊調(diào)整到合適的樣子。有時候你覺得做電路設計簡直是太無聊了，實