

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、CMOSAnalogCircuitDesign(2ndEd.)HomewkSolutions:92020021Chapter1HomewkSolutions1.11UsingEq.(1)ofSec1.1givethebase10valuefthe5bitbinarynumber11010(b4b3b2b1b0dering).FromEq.(1)ofSec1.1wehavebN121bN222bN323...b02N=∑i=1NbNi2i
2、121122023124025=121408116032=16802032=2632=13161.12ProcessthesinusoidinFig.P1.2throughananalogsamplehold.ThesamplepointsaregivenateachintegervalueoftT.12345678012345678AmplitudetT__910111213141591011SampletimesFigureP1.1
3、21.13DigitizethesinusoidgiveninFig.P1.2accdingtoEq.(1)inSec.1.1usingafourbitdigitizer.CMOSAnalogCircuitDesign(2ndEd.)HomewkSolutions:92020023vinR1R2R3R4v1voutgmv1FigureP1.14ABNodeA:0=G1(v1vin)G3(v1)G2(v1vout)v1(G1G2G3)G2
4、(vout)=G1(vin)NodeB:0=G2(voutv1)gm1(v1)G4(vout)v1(gm1G2)vout(G2G4)=0vout=??????G1G2G3G1vingm1G20??????G1G2G3G2gm1G2G2G4voutvin=G1(G2gm1)G1G2G1G4G2G4G3G2G3G4G2gm11.15UsethemeshequationmethodtofindvoutvinofFig.P1.4.vinR1R2
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 實(shí)驗(yàn)二cmos模擬集成電路設(shè)計(jì)與仿真
- 最新模擬集成電路設(shè)計(jì)原理習(xí)題講解
- 北郵模擬集成電路設(shè)計(jì)cmos實(shí)驗(yàn)報(bào)告
- 北郵模擬集成電路設(shè)計(jì)cmos實(shí)驗(yàn)報(bào)告
- CMOS模擬IP集成電路設(shè)計(jì).pdf
- 集成電路設(shè)計(jì)復(fù)習(xí)題及解答
- 北郵模擬集成電路設(shè)計(jì)期末實(shí)驗(yàn)報(bào)告
- 北郵模擬集成電路設(shè)計(jì)期末實(shí)驗(yàn)報(bào)告
- 北郵模擬cmos集成電路設(shè)計(jì)實(shí)驗(yàn)報(bào)告
- 襯底驅(qū)動(dòng)MOS技術(shù)的低壓模擬集成電路設(shè)計(jì).pdf
- 基于襯底驅(qū)動(dòng)技術(shù)的超低壓、超低功耗CMOS模擬集成電路設(shè)計(jì).pdf
- 北郵模擬cmos集成電路設(shè)計(jì)實(shí)驗(yàn)報(bào)告
- 模擬cmos集成電路設(shè)計(jì)課件第2~7章合集
- 模擬集成電路設(shè)計(jì)方法學(xué)及模擬IP設(shè)計(jì)技術(shù)的研究.pdf
- 模擬集成電路優(yōu)化方法研究.pdf
- 基于準(zhǔn)浮柵技術(shù)的低壓模擬集成電路設(shè)計(jì)研究.pdf
- 光纖復(fù)接器CMOS集成電路設(shè)計(jì).pdf
- 模擬集成電路測試系統(tǒng)及網(wǎng)絡(luò)設(shè)計(jì).pdf
- 符號化仿真器用于CMOS模擬集成電路設(shè)計(jì)自動(dòng)化的新進(jìn)展.pdf
- 第7章模擬集成電路系統(tǒng)
評論
0/150
提交評論