已閱讀1頁，還剩47頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、帶隙基準(zhǔn)源是模擬電路中一個重要的模塊，廣泛應(yīng)用于模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)、低壓差線性穩(wěn)壓器(LDO)等模擬和數(shù)?；旌霞呻娐分校湫阅芎脡闹苯佑绊懼麄€電路系統(tǒng)性能的優(yōu)劣。近年來，隨著集成電路的特征尺寸不斷減小，電源電壓不斷下降，對基準(zhǔn)源的要求不斷提高，因此對CMOS工藝的帶隙基準(zhǔn)源進(jìn)行研究具有重要的現(xiàn)實意義和實用價值。
本文基于TSMC40G CMOS工藝設(shè)計了一個低失調(diào)多輸出帶隙基準(zhǔn)電壓源。由于采用40n
2、m的工藝，其不理想因素（失配）對電路的性能影響非常嚴(yán)重。本文首先著重分析了CMOS工藝中的不理想因素，在此基礎(chǔ)上得出了直流失調(diào)對帶隙基準(zhǔn)影響的具體表達(dá)式。并采用斬波技術(shù)降低直流失調(diào)對帶隙基準(zhǔn)輸出電壓精度的影響。經(jīng)過仿真，得出不采用斬波技術(shù)的帶隙基準(zhǔn)輸出電壓的精度與采用斬波技術(shù)的帶隙基準(zhǔn)輸出電壓的精度分別為4.73％與2.36%?？梢姴捎脭夭夹g(shù)將帶隙基準(zhǔn)電壓的精度提高了50%。在高精度帶隙基準(zhǔn)電壓的基礎(chǔ)上，本文設(shè)計了一個電壓按比例縮放的
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于CMOS工藝的帶隙基準(zhǔn)源設(shè)計.pdf
- 基于工藝偏差的帶隙基準(zhǔn)電壓源設(shè)計.pdf
- 納米工藝下低壓低功耗帶隙基準(zhǔn)源的研究.pdf
- 基于雙極型工藝的帶隙基準(zhǔn)電路的研究與設(shè)計.pdf
- 基于28nm先進(jìn)工藝的帶隙基準(zhǔn)源芯片設(shè)計.pdf
- 基于0.18μmcmos工藝的高精度帶隙基準(zhǔn)源的研究與設(shè)計
- CMOS帶隙基準(zhǔn)電壓源的設(shè)計.pdf
- 集成帶隙基準(zhǔn)源設(shè)計.pdf
- 帶隙基準(zhǔn)電路的研究
- 帶隙基準(zhǔn)電路的穩(wěn)健性優(yōu)化設(shè)計.pdf
- CMOS帶隙基準(zhǔn)源的研究與設(shè)計.pdf
- CMOS帶隙基準(zhǔn)電壓源的設(shè)計研究.pdf
- 低功耗高精度帶隙基準(zhǔn)源的設(shè)計.pdf
- 基于襯底驅(qū)動的CMOS帶隙基準(zhǔn)電壓源的分析與設(shè)計.pdf
- 高PSR帶隙基準(zhǔn)電壓源設(shè)計.pdf
- 帶隙基準(zhǔn)源電路與版圖設(shè)計
- 帶數(shù)字自校正的CMOS帶隙基準(zhǔn)電壓源設(shè)計.pdf
- CMOS帶隙基準(zhǔn)源研究.pdf
- 低輸出、低溫度系數(shù)、寬溫度范圍帶隙基準(zhǔn)電壓源的設(shè)計與研究.pdf
- 高精度低溫漂帶隙基準(zhǔn)電壓源的設(shè)計.pdf
評論
0/150
提交評論