基于0.18μmcmos工藝的高精度帶隙基準源的研究與設計

1、密 級桂林電子科技大學碩 士 學 位 論 文題 目 基于 基于 0.18-μm CMOS 工藝的高精度帶隙基準源的 工藝的高精度帶隙基準源的研究與設計 研究與設計（英 （英 文） 文） Research and Design of High Precision BandgapReference Source Based on 0.18-μm CMOS Technology研 究 生 學 號: 1302202021研 究 生 姓 名: 李

2、連輝指導教師姓名、職務 指導教師姓名、職務: 段吉海 教授申 請 學 位 門 類: 工學碩士學 科、專 科、專 業(yè) 名 稱: 電子科學與技術提 交 論 文 日 期: 2016 年 4 月論 文 答 辯 日 期: 2016 年 6 月摘 要I摘 要帶隙基準電壓源作為集成電路系統(tǒng)芯片內部的重要組成部分，廣泛應用于DC/DC 轉換器、高速 A/D 等高性能模擬芯片之中。之所以能成為芯片內部的重要組成部分，是因為它能夠提供一個近似穩(wěn)定的輸出電壓

3、，這個輸出電壓不隨溫度，工藝和電源電壓的改變而變化。 在不同的應用領域中， 不同種類的基準源表現(xiàn)出的作用也就有所差異，在對波紋噪聲敏感的 DC/DC 轉換器芯片中，對基準電壓源的精度要求很高， 而在鋰電池充電管理芯片中卻偏重于功耗和低壓方面， 在精度保證的前提下如何降低功耗是鋰電池芯片設計中最重要的環(huán)節(jié)。本文是基于 SMIC 0.18-μm 1P6M CMOS 工藝下，采用 Cadence 的 Spectre RF 仿真工具對電路進行仿

4、真驗證的。 本文針對電源管理芯片中對基準源的需求設計出三種不同性能的帶隙基準電壓源。 一種為低壓輸出的帶隙基準電壓源， 采用的是一階補償架構，在-40℃~125℃溫度范圍內得到溫漂系數(shù)為 17ppm/℃的基準電壓；一種為低溫漂高電源抑制比帶隙基準電壓源， 核心電路采用了新式的二階曲率補償網(wǎng)絡， 并采用共源共柵負反饋的電流鏡結構提升了輸出的 PSRR，在-40℃-100℃溫度范圍內，電路的溫漂系數(shù)僅為 1.8ppm/℃，電壓變化范圍小于

5、0.3mV，在 1.8～5V 的寬電壓范圍內均能正常工作，電源抑制比在低頻時高達-106dB，在 1kHz 時也達到-96.76dB；另外一種為超低功耗低溫漂帶隙基準電壓源， 采用無電阻電路架構， 并基于分段線性電流模技術并引入濾波電容，在-50℃-100℃溫度范圍內，溫漂系數(shù)僅為 1.67ppm/℃，在0.99～3V 的電壓范圍內具有穩(wěn)定的基準輸出， 在 1kHz 頻率下電源抑制比為-71.26dB，整個帶隙基準源的功耗僅為 187n