任意波形發(fā)生器脈沖合成模塊設計與實現.pdf

1、任意波形發(fā)生器是一種通用信號發(fā)生器，可以輸出不同種類的函數波形及調制波形，被廣泛應用于需要豐富多樣測試信號的場合。脈沖波形是任意波形發(fā)生器所能提供的重要波形之一，在數字電路設計、調試和測試中發(fā)揮著重要的作用。根據脈沖波形形狀的不同，可以分為矩形脈沖和非矩形脈沖。
　　本文針對任意波形發(fā)生器所采用的 DDFS技術在產生矩形脈沖時無法精確控制脈沖寬度的問題，在現有1GSPS任意波形發(fā)生器硬件架構的基礎上，實現了一種高脈寬分辨率的脈沖合

2、成模塊，主要完成的工作如下：
　　1.分析比較了多相位延遲、動態(tài)相位延遲、IODELAY模塊延遲三種數字式脈寬調節(jié)方案。針對脈寬分辨率小于100ps的指標要求，提出利用Xilinx Kintex-7系列FPGA的IODELAY模塊來控制脈沖前沿觸發(fā)與脈沖后沿觸發(fā)信號間的延遲時間，進而實現高分辨率的脈寬調節(jié)指標；針對脈沖重復頻率調節(jié)范圍寬、分辨率高的要求，通過任意波形合成模塊輸出頻率范圍40MHz-45MHz的可變時鐘，經FPGA內

3、部鎖相環(huán)十倍頻，提供給計數器來產生頻率范圍1μHz-20MHz的觸發(fā)信號，滿足脈沖重復頻率的指標要求。
　　2.分析了脈沖邊沿調整的原理和技術，針對脈沖上升/下降時間調節(jié)范圍寬、需要分別調節(jié)的要求，采用兩個恒流源對電容進行充放電的方法，實現了上升/下降沿時間分別精密調節(jié)；采用基于電容陣列電路的方案來實現在大范圍內對矩形脈沖上升及下降沿時間的控制，通過對5個電容的組合控制，實現了上升/下降沿時間在2.5ns-1ms范圍調節(jié)的指標。<

4、br>　　3.分析了數字積分、模擬積分、DDFS技術合成等三角波合成方案的優(yōu)缺點。針對三角波對稱性精密調節(jié)的要求，采用 DDFS技術合成三角波，通過改變三角波上升/下降沿波形點數，實現了0.5％的三角波對稱性分辨率；將所提供的調制波波形數據映射到脈寬粗調和精調模塊中，動態(tài)地改變脈沖寬度，實現具備內/外部調制源可選擇的脈沖寬度調制波形。
　　通過測試，本文所設計的脈沖合成模塊可以產生矩形脈沖、三角波和脈沖寬度調制波形，其中矩形脈沖的