基于動態(tài)誤差校正的16位200MSPS電流舵DAC設(shè)計.pdf

1、世界工業(yè)的發(fā)展對具有高動態(tài)性能的高速、高精度DAC需求愈加旺盛。雖然國內(nèi)半導(dǎo)體起步平臺較低，技術(shù)積累較少，但是，隨著科研人員不懈的攻堅克難，國內(nèi)涌現(xiàn)了一大批優(yōu)秀的高速、高精度DAC設(shè)計。順應(yīng)時代和需求之洪流，本文基于40nmCMOS工藝設(shè)計了一款16位200MSPS的電流舵DAC。
　　本研究主要內(nèi)容包括：⑴對DAC的基本概念、基本架構(gòu)做出了較為詳細(xì)的解釋，分別介紹并對比了不同架構(gòu)DAC的優(yōu)缺點和其具體應(yīng)用環(huán)境。根據(jù)設(shè)計的指標(biāo)和當(dāng)

2、前主流高速、高精度DAC的架構(gòu)選擇分段式電流舵作為本文DAC設(shè)計的基本架構(gòu)。⑵對影響電流舵DAC動、靜態(tài)性能的非理想因素進行了深入的研究并找出相對應(yīng)的校正方案。在研究過程中，結(jié)合參考文獻對部分非理想因素給予了充分的公式推導(dǎo)證明，對其校正算法的研究為本次校正算法的選擇提供了較為充實的理論指導(dǎo)。⑶在研究前述校正算法的同時提出了一種新的校正算法，該校正算法采用動態(tài)誤差檢測電路對電流源的動態(tài)誤差進行檢測，而后量化并對其電流源再匹配，從而實現(xiàn)了對

3、16位200MSPS分段式電流舵DAC動態(tài)性能的提升?；跇?biāo)準(zhǔn)40nm CMOS工藝，結(jié)合該校正算法和16位200MSPS DAC的性能參數(shù)指標(biāo)完成了電流舵 DAC分段方案、電流源基本單元電路、高速低擺幅差分開關(guān)驅(qū)動電路、LVDS電路和動態(tài)誤差檢測電路等關(guān)鍵模塊設(shè)計。⑷基于標(biāo)準(zhǔn)40nm CMOS工藝，完成了電流源基本單元電路、高速低擺幅差分開關(guān)驅(qū)動電路和LVDS電路等關(guān)鍵模塊的版圖設(shè)計，實現(xiàn)了對16位200MSPS DAC后仿驗證。后仿