CMOS電流舵DAC設(shè)計高層次研究.pdf_第1頁
已閱讀1頁，還剩44頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、通訊和數(shù)字視頻系統(tǒng)等運用寬帶數(shù)據(jù)傳輸技術(shù)的應(yīng)用近來迅速增長，需要高速、高分辨率的數(shù)據(jù)轉(zhuǎn)換器(A/D和D/A)，以及帶有高性能數(shù)據(jù)轉(zhuǎn)換器構(gòu)建模塊的SOC(片上系統(tǒng))。CMOS電流舵DAC以其固有的轉(zhuǎn)換速度快、能有效利用硅片面積和電源、易于兼容標(biāo)準(zhǔn)數(shù)字CMOS工藝等特點，成為這些應(yīng)用中模數(shù)轉(zhuǎn)換器結(jié)構(gòu)的選擇。 作為SOC研究和設(shè)計方法的嘗試，我們?yōu)镃OMS電流舵DAC建立了高層次模型，并運用數(shù)學(xué)工具Matlab和高級硬件描述語言Ver

2、ilog-AMS來仿真和預(yù)測DAC的性能，進而指導(dǎo)DAC的設(shè)計。本文首先對模擬電路單元和典型混合信號系統(tǒng)的模型進行研究和仿真，然后重點描述了電流源匹配誤差和電流源輸出阻抗對DAC性能的影響。利用相應(yīng)的高層次模型，詳細分析并仿真了電流源匹配誤差和電流源輸出阻抗對DAC的非線性誤差NL、信號噪聲失調(diào)比SNDR、無雜波動態(tài)范圍SFDR的影響。 本文最后描述了一個設(shè)計實例，基于TSMC0.35微米混合信號CMOS工藝為通訊應(yīng)用設(shè)計了一種

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論