時(shí)間交替采樣技術(shù)及應(yīng)用研究.pdf

1、隨著電子信息技術(shù)在各個(gè)領(lǐng)域的應(yīng)用和發(fā)展，人類正逐步邁向信息數(shù)字化和設(shè)備智能化的新時(shí)代，信息數(shù)字化處理技術(shù)成為研究的熱點(diǎn)。信息信號(hào)的數(shù)字化處理，模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter，ADC)作為核心器件，其采樣位數(shù)和采樣速率是衡量采集系統(tǒng)的兩大指標(biāo)。在現(xiàn)有的工藝條件下，單片ADC的采樣位數(shù)和采樣率相互限制，無法同時(shí)滿足高速度和高精度的采樣需求。然而，時(shí)間交替采樣(Time-interleaved ADC，TI

2、ADC)技術(shù)在保證采樣精度的前提下，可提高信號(hào)的采樣率，具有重要的研究意義和應(yīng)用價(jià)值。
　　TIADC采樣技術(shù)采用N片高精度的ADC構(gòu)成采樣電路，每片ADC交替采樣，再重組成一路采樣率f s的數(shù)據(jù)輸出，以滿足高精度高采樣率要求。TIADC采樣技術(shù)能有效解決采集系統(tǒng)同時(shí)滿足高速度和高精度需求的矛盾，在工程方面體現(xiàn)出巨大的應(yīng)用價(jià)值。通過對(duì)TIADC采樣理論的研究，提出自適應(yīng)時(shí)間交替數(shù)據(jù)采集。結(jié)合時(shí)間交替采樣電路的多路并行特點(diǎn)，并通過改

3、進(jìn)電路實(shí)現(xiàn)結(jié)構(gòu)及優(yōu)化相關(guān)工程算法，使時(shí)間交替采樣技術(shù)在工程應(yīng)用中表現(xiàn)出顯著優(yōu)勢(shì)。因此，本文首先研究TIADC采樣理論，并實(shí)現(xiàn)自適應(yīng)時(shí)間交替數(shù)據(jù)采樣；然后基于自適應(yīng)TIADC采樣技術(shù)，結(jié)合快速傅里葉(Fast Fourier Transform，F(xiàn)FT)和復(fù)相關(guān)算法，從結(jié)構(gòu)優(yōu)化和算法優(yōu)化等方面作進(jìn)一步研究。本文主要從以下四個(gè)部分展開研究：
　　1.自適應(yīng)時(shí)間交替采樣技術(shù)及實(shí)現(xiàn)：研究時(shí)間交替采樣理論和時(shí)延估計(jì)方法，并針對(duì)多通道間的時(shí)間

4、失配誤差，采用相位譜法對(duì)進(jìn)行時(shí)延估計(jì)，利用Farrow濾波器實(shí)現(xiàn)誤差補(bǔ)償，提出一種帶時(shí)間補(bǔ)償?shù)淖赃m應(yīng)TIADC數(shù)據(jù)采集，并基于FPGA加以實(shí)現(xiàn)，為后續(xù)TIADC采樣技術(shù)的拓展研究奠定基礎(chǔ)；
　　2.基于自適應(yīng)時(shí)間交替采樣的頻譜分析：分析頻譜模塊工作原理，研究頻譜分析的實(shí)現(xiàn)結(jié)構(gòu)，并基于自適應(yīng)TIADC數(shù)據(jù)采樣的設(shè)計(jì)基礎(chǔ)，通過邏輯控制模塊，實(shí)現(xiàn)時(shí)延估計(jì)電路和信號(hào)頻譜分析電路的FFT功能模塊選通，設(shè)計(jì)出一種復(fù)用FFT結(jié)構(gòu)的自適應(yīng)TIAD

5、C頻譜分析；
　　3.基于自適應(yīng)時(shí)間交替采樣的頻率估計(jì)：研究復(fù)相關(guān)頻率測(cè)量原理，改進(jìn)頻率估計(jì)參數(shù)，實(shí)現(xiàn)基于自適應(yīng)TIADC采樣的測(cè)頻方案。通過信號(hào)的TIADC預(yù)處理得兩路正交信號(hào)，再分別作TIADC采樣，并結(jié)合采樣電路的并行特點(diǎn)，實(shí)現(xiàn)一種測(cè)頻精度高、計(jì)算速度快的自適應(yīng)TIADC分時(shí)復(fù)相關(guān)測(cè)頻；
　　4.基于自適應(yīng)時(shí)間交替采樣的流速測(cè)量：研究寬帶多普勒測(cè)速和復(fù)相關(guān)測(cè)頻原理，實(shí)現(xiàn)基于自適應(yīng)TIADC采樣的寬量程流速測(cè)量。結(jié)合自適

6、應(yīng)TIADC的頻率估計(jì),采用并行復(fù)相關(guān)估計(jì)頻偏量；針對(duì)復(fù)相關(guān)測(cè)頻量程的局限性，采用時(shí)延測(cè)量流速作為修正依據(jù),從而實(shí)現(xiàn)一種寬量程高精度的自適應(yīng)TIADC流速測(cè)量。
　　本文所設(shè)計(jì)方案均基于高速高精度的TIADC采樣技術(shù)展開研究，在以Xilinx FPGA，型號(hào)XC6SLX45-2CSG324為主控芯片，四路AD7980構(gòu)成采樣電路搭建的硬件平臺(tái)下完成實(shí)驗(yàn)驗(yàn)證，實(shí)驗(yàn)表明，基于高速高精度的時(shí)間交替采樣技術(shù)，所設(shè)計(jì)方案的相關(guān)性能指標(biāo)有明顯