版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、嵌入式系統(tǒng)已經(jīng)成為人們?nèi)粘I钪胁豢苫蛉钡囊徊糠?。智能手機,高清電視,洗衣機和汽車牽引力控制系統(tǒng)不僅使生活更舒適,而且使生活更安全。低成本,高性能和高能效的需求已經(jīng)成為系統(tǒng)設(shè)計的關(guān)鍵,為了實現(xiàn)這些需求,以加速器為中心的異構(gòu)計算成為有效利用硬件的最佳方式。本論文研究了高性能和高能效嵌入式系統(tǒng)的兩種設(shè)計方法。第一種方法是基于應(yīng)用剖析來定制處理器架構(gòu)。第二種方法是設(shè)計專用加速器,將其集成到處理器的數(shù)據(jù)路徑,以增強性能。
第一種方法涉
2、及到FlexCore處理器中的指令解壓縮器的實現(xiàn)以及壓縮和解壓縮方案的分析。指令解壓縮器由VHDL設(shè)計和實現(xiàn),并使用Cadence RTL編譯器進行了綜合。針對指令解壓縮器的硬件實現(xiàn),本文分析了壓縮方案中不同參數(shù)的影響。由于節(jié)省了內(nèi)存占用,指令解壓縮器大大提高了FlexCore的性能。然后,本文利用兩種類型的加法器電路,紋波進位加法器(RCA)和Sklansky型加法器(SKL),實現(xiàn)了基本算術(shù)邏輯單元(ALU)。本文在專用集成電路(A
3、SIC)平臺上,使用了VHDL和標準元件設(shè)計了ALU。綜合結(jié)果表明,ALU-RCA的面積變化比ALU-SKL更快,因為ALU-RCA必須更加努力以滿足嚴格的時間約束,具有快速加法器的ALU-SKL則可以輕松滿足嚴格的時間約束,而不增加面積和功耗。如果時間約束不高,與ALU-SKL相比,ALU-RCA使用較少的面積和功率。
在第二種方法中,設(shè)計和實現(xiàn)了用于坐標旋轉(zhuǎn)數(shù)字計算機(CORDIC),循環(huán)冗余校驗(CRC)和維特比(Vit
4、erbi)算法的專用硬件加速器塊。硬件加速器被集成到嵌入式處理器數(shù)據(jù)路徑,在執(zhí)行時間和能源效率方面,增強了處理器性能。之所以選擇這些算法是因為它們被廣泛地用于信號處理和通信系統(tǒng)中。這些算法的混合硬件/軟件實現(xiàn),提高了性能和面積/能量效率。對于CORDIC,CRC和Viterbi算法,在性能和能量效率方面,加速的嵌入式處理器數(shù)據(jù)路徑分別提高了14倍,153倍和4倍。CORDIC加速器的面積節(jié)省率高,共節(jié)省了四個乘法器和兩個加法器。
5、 最后,給出了兩個專用異構(gòu)架構(gòu)的設(shè)計實例。在第一個設(shè)計中,F(xiàn)PGA原型數(shù)字助聽器的實現(xiàn)分為三個不同階段:僅軟件,混合硬件/軟件,僅硬件。第二個例子涉及距離和速度測量系統(tǒng)的實現(xiàn)。FPGA實現(xiàn)分為三個階段:使用Microblaze處理器的完全C設(shè)計,采用定制協(xié)處理器的加速設(shè)計,以及完全定制的硬件設(shè)計。整個系統(tǒng)在ASIC平臺上實現(xiàn),基于130nm工藝技術(shù)的ASIC在面積和時間方面優(yōu)化了模塊。論文給出了系統(tǒng)實現(xiàn)所使用的平臺的優(yōu)缺點以及各種屬性
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高能效混合浮點FFT硬件加速器架構(gòu)與VLSI實現(xiàn)研究.pdf
- 基于虛擬SPM的加速器訪存架構(gòu).pdf
- 高性能硬件加速器的實現(xiàn).pdf
- PNG Decoder硬件加速器的設(shè)計.pdf
- 基于CSNS直線加速器的質(zhì)子治療FFAG加速器的物理設(shè)計.pdf
- 嵌入式硬件圖形加速器的研究與設(shè)計.pdf
- 基于fpga的圖像處理加速器研究
- LTE終端加解密硬件加速器的研究與設(shè)計.pdf
- 美國企業(yè)加速器運營的實證分析——以IBA、SPARKBA、HTC等10個企業(yè)加速器的為例.pdf
- 高維度FFT加速器設(shè)計及硬件實現(xiàn).pdf
- 基于FPGA的圖像處理加速器研究.pdf
- 面向多重需求的靈活可配的哈希算法硬件加速器研究.pdf
- X波段介質(zhì)-金屬膜片混合加載加速器的研究.pdf
- 加速器.dwg
- 加速器.dwg
- 加速器.dwg
- 加速器.dwg
- 加速器參數(shù)
- 浮點運算加速器的設(shè)計研究.pdf
- 刺猬加速器
評論
0/150
提交評論