時鐘共享多線程處理單元的設(shè)計與實現(xiàn).pdf

1、自集成電路誕生以來，單片集成電路的晶體管數(shù)目越來越多，處理器的工作主頻也越來越高，隨之而來的功耗問題越來越明顯。傳統(tǒng)的處理器體系結(jié)構(gòu)面臨瓶頸，增加晶體管數(shù)目、提升工作主頻已經(jīng)不能滿足人們對處理器的需求。此后，出現(xiàn)了多線程技術(shù)與多核技術(shù)，兩種技術(shù)各有優(yōu)缺點，但是多核技術(shù)與多線程技術(shù)的結(jié)合卻使處理器的性能獲得了更高的提升。這種結(jié)構(gòu)的處理器，結(jié)構(gòu)簡單，可塑性強，并行度高，同時利用線程切換的原理解決了微處理器核之間通信帶來的延時?？梢哉f多核技術(shù)

2、與多線程技術(shù)的結(jié)合給處理器的發(fā)展注入了新的活力，給未來處理器的研究指引了方向。
　　時鐘共享多線程處理器正是在這種背景下提出的一種多核多線程且具有特定功能的處理器，且包含多種運行模式，支持指令級并行、線程級并行和數(shù)據(jù)級并行。處理單元作為時鐘共享多線程處理器的主要功能單元，需要有良好的設(shè)計來支持處理器的這些特性。本文研究并實現(xiàn)了時鐘共享多線程處理器中的處理單元設(shè)計，主要工作包括:
　　1.分析了國內(nèi)外并行處理器及并行處理技術(shù)，

3、研究了時鐘共享多線程處理器的體系結(jié)構(gòu)和功能要求。
　　2.按照時鐘共享多線程處理器的要求，設(shè)計實現(xiàn)了基于同時多線程技術(shù)，帶有阻塞和非阻塞模式，能夠進行線程間和核間通信的處理單元。
　　3.搭建了包含前端控制器、處理單元、線程管理器和協(xié)處理器的仿真測試平臺，對處理單元進行了系統(tǒng)級的功能仿真與驗證。
　　實驗結(jié)果表明，所設(shè)計的處理單元除了能夠完成時鐘共享多線程處理器所要求的算術(shù)邏輯運算、特殊函數(shù)運算外，還能夠進行數(shù)據(jù)的線程