基于SoC的BDS接收機研究與實現(xiàn).pdf

1、GNSS系統(tǒng)是維護國家安全、發(fā)展經(jīng)濟的重要空間基礎設施，是體現(xiàn)國家綜合國力以及現(xiàn)代化大國國際影響力的重要標志。世界主要大國和經(jīng)濟體都在競相發(fā)展獨立自主的全球衛(wèi)星導航系統(tǒng)，中國為此也自行研制了“北斗”導航定位系統(tǒng)，并在逐步提高其服務性能。發(fā)展基于北斗導航系統(tǒng)接收機也是北斗導航系統(tǒng)的重要組成部分，因此必須大力研制基于北斗衛(wèi)星導航系統(tǒng)的接收機。
　　目前北斗衛(wèi)星導航接收機的基帶信號處理部分基本上是 FPGA與微處理器組合架構，包括FPG

2、A+DSP組合和FPGA+ARM組合，也有些廠商采用SoC架構的接收機。隨著FPGA進入20nm制造工藝后，F(xiàn)PGA開始向著集成有微處理器的硅片融合的方向快速發(fā)展，單個芯片架構開始走向微處理器+DSP+專業(yè)IP+可編程架構的芯片融合。本文依托Intel（原Altera）最新推出的Cyclone V SoC FPGA芯片，研究與設計基于SoC的北斗衛(wèi)星導航接收機，側(cè)重于衛(wèi)星信號的基帶信號處理。
　　本文給出北斗衛(wèi)星系統(tǒng)的介紹，給出了

3、北斗衛(wèi)星系統(tǒng)組成以及北斗二代衛(wèi)星的信號結(jié)構。對北斗導航接收機設計基帶信號處理的方法進行了研究與分析，主要包括衛(wèi)星信號的捕獲方法、載波跟蹤環(huán)路與碼環(huán)環(huán)路鑒別器、環(huán)路濾波器的研究。
　　本文重點對北斗導航接收機系統(tǒng)基于 SoC的設計進行深入的研究，利用 Altera提供最新系統(tǒng)集成工具Qsys設計SoC系統(tǒng)與FPGA系統(tǒng)的通信組件，并設計了基于Nios II Gen Core與HPS的Qsys系統(tǒng)；利用Quartus II設計了FPG