基于CORDIC算法的正切余切函數(shù)的設(shè)計(jì)及FPGA實(shí)現(xiàn).pdf

1、三角函數(shù)在研究三角形、建模周期現(xiàn)象和許多其他應(yīng)用中是很重要的，隨著超大規(guī)模集成電路(VeryLargeScaleIntegratedcircuites，VLSI)技術(shù)的飛速發(fā)展，經(jīng)常需要用硬件快速和精確地進(jìn)行三角函數(shù)的計(jì)算，而坐標(biāo)旋轉(zhuǎn)算法(CordinateRotationalDigitalComputer，CORDIC)能夠?qū)⒍喾N難以用硬件電路直接實(shí)現(xiàn)的復(fù)雜的三角函數(shù)運(yùn)算分解為統(tǒng)一的加減、移位操作，極大地降低了硬件設(shè)計(jì)的復(fù)雜性。傳統(tǒng)的

2、CORDIC算法雖能夠在硬件上較好的實(shí)現(xiàn)三角函數(shù)，但是存在范圍過窄的限制;目前對正切余切函數(shù)的硬件實(shí)現(xiàn)方面的研究較少。
　　基于此，本文首先引入擴(kuò)展CORDIC算法，較為詳細(xì)地闡述了擴(kuò)展CORDIC的算法理論。接著在基于擴(kuò)展的CORDIC算法的理論分析和實(shí)驗(yàn)的基礎(chǔ)上，提出了一系列的優(yōu)化措施。理論分析和實(shí)驗(yàn)測試表明，優(yōu)化后的算法在精度保持不變的情況下，可以提高運(yùn)算速度和降低系統(tǒng)所占用的硬件資源。本文在理論研究的基礎(chǔ)上，分析了正切余切