PCB板特性阻抗測(cè)試方法研究.pdf

1、當(dāng)今電子技術(shù)的發(fā)展日新月異，大規(guī)模超大規(guī)模集成電路越來(lái)越多地應(yīng)用到通用系統(tǒng)中。市場(chǎng)上流通的集成電路的復(fù)雜度與集成度日益增大，大量芯片與器件集成在電路板上，芯片與芯片之間通過(guò)高速率的串行總線連接起來(lái)。目前，新的串行總線擁有高達(dá)幾十 Gbps的速率，在如此高的速率下，傳輸線的阻抗如果不符合既定標(biāo)準(zhǔn)，就會(huì)在傳輸線間產(chǎn)生嚴(yán)重的串?dāng)_，將直接影響PCB的質(zhì)量。PCB的設(shè)計(jì)人員和生產(chǎn)廠商需要一種擁有高精度的阻抗測(cè)試設(shè)備，這樣，在設(shè)計(jì)和生產(chǎn)PCB的過(guò)程

2、中才能有效控制信號(hào)傳輸線的阻抗，進(jìn)而設(shè)計(jì)和生產(chǎn)出品質(zhì)優(yōu)良的PCB板。
　　本論文就PCB板特性阻抗的測(cè)試方法進(jìn)行了研究。從傳輸線理論與特性阻抗的基本概念及特性，到常用的特性阻抗測(cè)試標(biāo)準(zhǔn)、測(cè)試方法及測(cè)試設(shè)備進(jìn)行了論述。同時(shí)對(duì)于TDR（Time Domain Reflectometer時(shí)域反射計(jì)）測(cè)量特性阻抗的基本原理、分辨率、TDR設(shè)備的精準(zhǔn)度及校準(zhǔn)方法進(jìn)行了深入研究。并參照IPC-TM-650標(biāo)準(zhǔn)給出了利用TDR設(shè)備對(duì)PCB特性阻