原模圖LDPC碼的FPGA硬件測(cè)試平臺(tái)研究.pdf

1、隨著信息的高速增長(zhǎng)，信息傳輸速率及傳輸容量需求越來(lái)越大，人們對(duì)信息傳輸?shù)目煽啃砸灿辛烁蟮男枨?。信道糾錯(cuò)碼作為數(shù)字通信系統(tǒng)中物理層關(guān)鍵技術(shù)的核心，其最大的作用就是保證信息傳輸?shù)目煽啃?。相?duì)于傳統(tǒng)的大范圍移動(dòng)通信，一些對(duì)誤碼率要求更低的特定應(yīng)用場(chǎng)合，比如:磁記錄系統(tǒng)中、高清數(shù)字電視系統(tǒng)、醫(yī)學(xué)中的無(wú)線(xiàn)人體網(wǎng)等，其信息傳輸?shù)目煽啃燥@得尤為重要。這些應(yīng)用中通常要求BER達(dá)到10-10，我們稱(chēng)之為極低誤碼率區(qū)，而優(yōu)秀的信道糾錯(cuò)碼為這些系統(tǒng)中信息傳

2、輸?shù)臉O低誤碼性能提供了可能。低密度奇偶校驗(yàn)(LDPC)碼就是這些優(yōu)秀碼型中的一種，它是一種分組碼，具有非常優(yōu)異的性能。原模圖LDPC碼是低密度奇偶校驗(yàn)碼(LDPC)碼中的一種子類(lèi)，其相對(duì)于傳統(tǒng)的LDPC碼具有易擴(kuò)展、結(jié)構(gòu)更簡(jiǎn)單、易于硬件實(shí)現(xiàn)等等優(yōu)點(diǎn)，同時(shí)它具有優(yōu)秀的性能，能夠滿(mǎn)足極低誤碼率(BER)性能的要求。
　　通常的研究中，人們的注意力主要集中于如何構(gòu)造好碼以及更好的編譯碼算法，而對(duì)于如何驗(yàn)證碼型是否為好碼以及碼型的應(yīng)用實(shí)現(xiàn)

3、復(fù)雜度方面關(guān)注較少。驗(yàn)證可以分為理論推導(dǎo)驗(yàn)證和實(shí)驗(yàn)仿真測(cè)試兩種，而對(duì)于隨機(jī)結(jié)構(gòu)的LDPC碼，其缺乏可靠的數(shù)學(xué)解析方法，實(shí)驗(yàn)仿真測(cè)試成為了獲取這類(lèi)碼型性能的最直觀的重要手段?；诂F(xiàn)場(chǎng)可編輯邏輯門(mén)陣列(FPGA)的硬件仿真平臺(tái)，由于其具有速度快、可重構(gòu)性等特點(diǎn)，成為了信道糾錯(cuò)碼的性能驗(yàn)證的有效方法，特別對(duì)于極低誤碼率要求的應(yīng)用。
　　鑒于此，本文主要研究基于FPGA的原模圖LDPC碼的硬件測(cè)試平臺(tái)的實(shí)現(xiàn)，此類(lèi)平臺(tái)具有一定的重構(gòu)性，為研

4、究不同碼型在極低誤碼率(BER)下的性能提供測(cè)試方法。主要工作如下:
　　1.根據(jù)原模圖LDPC碼的特性，基于性能基本保持不變而降低硬件實(shí)現(xiàn)復(fù)雜度的前提，改進(jìn)了傳統(tǒng)原模圖LDPC碼的擴(kuò)展方法，用準(zhǔn)循環(huán)結(jié)構(gòu)來(lái)擴(kuò)展原模圖LDPC碼，使其既保持了原本的優(yōu)異特性，又大大降低了硬件實(shí)現(xiàn)的復(fù)雜度。
　　2.在通常的標(biāo)準(zhǔn)信道——加性高斯白噪聲(AWGN)信道中構(gòu)建原模圖LDPC碼的整個(gè)測(cè)試系統(tǒng)，AWGN信道之所以稱(chēng)為標(biāo)準(zhǔn)信道，是因?yàn)閹缀跛?/p>

5、有的通信系統(tǒng)的信道中，都存在高斯白噪聲。基于數(shù)字通信系統(tǒng)的構(gòu)成:信源、編碼器、信道、譯碼器和信宿，分模塊分別設(shè)計(jì)硬件測(cè)試平臺(tái)，并且每個(gè)模塊單獨(dú)仿真測(cè)試，最后連接所有模塊，加上控制模塊以及必要的PC軟件可視化控制部分、PCI連接卡部分，構(gòu)成了整個(gè)全硬件仿真測(cè)試平臺(tái)。在此部分，完成了原模圖LDPC碼在AWGN信道中的全硬件測(cè)試平臺(tái)的實(shí)現(xiàn)，測(cè)試了一類(lèi)原模圖LDPC碼型在AWGN信道中的性能，其誤碼率(BER)性能達(dá)到10-11～10-12。<