準(zhǔn)循環(huán)LDPC碼編譯碼的FPGA實(shí)現(xiàn).pdf

1、低密度奇偶校驗(yàn)(LDPC)碼是由Gallager于1962年提出的一種基于稀疏校驗(yàn)矩陣的線性分組碼，具有逼近香農(nóng)限的良好譯碼性能。LDPC碼已成為多個(gè)通信標(biāo)準(zhǔn)中的糾錯(cuò)編碼方案，因此對(duì)LDPC碼編譯碼器的硬件實(shí)現(xiàn)是目前的研究熱點(diǎn)之一。
　　 LDPC編碼的主要問題是找到編碼復(fù)雜度與碼長(zhǎng)成線性關(guān)系的編碼方法，而譯碼的主要問題是找到一種譯碼結(jié)構(gòu)實(shí)現(xiàn)譯碼復(fù)雜度、譯碼性能和譯碼器吞吐量的有效折衷。
　　 準(zhǔn)循環(huán)LDPC(QC-LD

2、PC)碼是一類重要的LDPC碼，其校驗(yàn)矩陣具有準(zhǔn)循環(huán)性，在編碼上可以利用反饋移位寄存器實(shí)現(xiàn)具有線性復(fù)雜度的編碼器，譯碼時(shí)也大大降低了存儲(chǔ)空間。本文從理論研究和硬件實(shí)現(xiàn)兩個(gè)方面對(duì)QC-LDPC碼進(jìn)行了深入研究，并基于FPGA實(shí)現(xiàn)了QC-LDPC碼的編、譯碼器的硬件設(shè)計(jì)。主要工作包括：
　　 1、針對(duì)QC-LDPC碼的快速編碼，實(shí)現(xiàn)了校驗(yàn)矩陣滿秩時(shí)準(zhǔn)循環(huán)校驗(yàn)矩陣轉(zhuǎn)換到準(zhǔn)循環(huán)生成矩陣的算法，并對(duì)校驗(yàn)矩陣不滿秩時(shí)的轉(zhuǎn)換算法進(jìn)行了研究。<

3、br>　　 2、基于準(zhǔn)循環(huán)生成矩陣，研究和實(shí)現(xiàn)了串行編碼、并行編碼、兩級(jí)編碼三種編碼算法。在兩級(jí)編碼的基礎(chǔ)上，增加一級(jí)電路的復(fù)用，提出了一種新的編碼器結(jié)構(gòu)，提高了編碼效率和運(yùn)行時(shí)間。
　　 3、在對(duì)LDPC碼編、譯碼器的計(jì)算機(jī)浮點(diǎn)仿真的基礎(chǔ)上，對(duì)基于最小和算法的譯碼初始化和譯碼過程進(jìn)行了定點(diǎn)仿真。結(jié)果表明，定點(diǎn)仿真的結(jié)果比浮點(diǎn)仿真的結(jié)果有0.3-0.5dB的性能損失，采用的定點(diǎn)處理算法是合理有效的。
　　 4、在ISE