DST40算法的ASIC設(shè)計.pdf

1、信息社會的發(fā)展使人們的生活變得高效快捷，與此同時也帶來了因信息泄露而導(dǎo)致財產(chǎn)損失等諸多威脅。為了防止信息傳輸過程中重要信息被竊取，加密算法發(fā)揮了重要作用?，F(xiàn)階段物聯(lián)網(wǎng)正在逐步地改變著人們的生活，其中RFID芯片加密技術(shù)為物聯(lián)網(wǎng)的安全提供了重要保障。RFID芯片中常用的加密算法有對稱加密算法和非對稱加密算法。論文中研究的DST40算法屬于對稱密鑰加密算法，該算法是RFID生產(chǎn)商廣泛應(yīng)用的加密算法，主要用在快易通支付芯片和汽車鑰匙芯片的安全

2、認證系統(tǒng)中。
　　本論文主要對DST40算法進行了算法設(shè)計和優(yōu)化，并對優(yōu)化后的算法進行了ASIC設(shè)計。首先論文系統(tǒng)地介紹了DST40算法的加密原理和過程，一次加密包括200次迭代運算。然后進行Verilog代碼設(shè)計，代碼設(shè)計完成后在開發(fā)板上進行了DST40算法的FPGA驗證，包括算法的功能驗證、優(yōu)化關(guān)鍵路徑來提高最高頻率、例化宏模塊RAM等。通過分析DST40算法的加密原理和電路設(shè)計原則得到優(yōu)化的思想和策略，在算法的電路實現(xiàn)方法上

3、用異步組合電路代替同步時序電路，將標準設(shè)計電路中的三級流水線變?yōu)橐患壛魉€從而減少了流水線的級數(shù)，將多拍完成的迭代過程縮短。結(jié)果表明優(yōu)化算法使加密過程縮短了三分之二，由原來的200個時鐘周期變?yōu)?7個時鐘周期，實現(xiàn)了DST40算法的快速加密，并對優(yōu)化算法進行了功能驗證。最后在華虹0.35um CMOS工藝庫上進行了ASIC設(shè)計，包括邏輯綜合、布局布線等，最終得到版圖設(shè)計文件。論文中對優(yōu)化前后DST40算法所占chip面積、加密速度、最長