高速PCB的信號完整性、電源完整性和電磁兼容性研究.pdf

1、本文研究了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法?！　∈紫?，介紹了高速PCB設(shè)計中存在的信號完整性、電源完整性和電磁兼容問題，并總結(jié)了國內(nèi)外的研究現(xiàn)狀?！　∑浯?，在闡述傳輸線理論的基礎(chǔ)上，詳細(xì)分析了高速PCB設(shè)計中的信號完整性問題，包括反射、串?dāng)_等，討論了公共時鐘和源同步總線結(jié)構(gòu)的系統(tǒng)中所必須滿足的時序約束條件；對常用的端接方案的端接效果進(jìn)行了仿真，并分析了兩耦合傳輸線系統(tǒng)中線間距、平行走線長度、介質(zhì)層厚度等

2、參數(shù)變化對串?dāng)_的影響?！　≡俅?，研究了同步開關(guān)噪聲的產(chǎn)生機理；并在此基礎(chǔ)上提出了電源完整性設(shè)計方法，通過單節(jié)點仿真來優(yōu)化去耦電容的選擇，通過多節(jié)點仿真來優(yōu)化選擇好的去耦電容的布局，從而使電源分配系統(tǒng)能滿足目標(biāo)阻抗的要求?！　∪缓?，研究了高速PCB設(shè)計中電磁兼容性問題，詳細(xì)闡述了電磁輻射的產(chǎn)生機理與設(shè)計方法。　　最后，結(jié)合CadencePSD15.0軟件包提出了基于信號完整性、電源完整性和電磁兼容性分析的高速PCB設(shè)計方法，并詳細(xì)介