基于FPGA的VLIW微處理器設(shè)計(jì)實(shí)現(xiàn).pdf_第1頁
已閱讀1頁,還剩69頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、隨著FPGA技術(shù)的幾十年發(fā)展,迅速改變了數(shù)字邏輯設(shè)計(jì)與生產(chǎn)方式。配備高性能的ASIC和靈活的微處理器,使得FPGA在各個(gè)新領(lǐng)域的應(yīng)用成為了可能。在微處理器日新月異發(fā)展的今天,微處理器作為電子系統(tǒng)的核心部分,其開發(fā)、設(shè)計(jì)、生產(chǎn)顯得十分重要。應(yīng)用FPGA進(jìn)行微處理器的邏輯開發(fā),可以快速實(shí)現(xiàn)設(shè)計(jì),完善功能,縮短開發(fā)周期,節(jié)約開發(fā)成本,迅速實(shí)現(xiàn)產(chǎn)品生產(chǎn)。
   本文是基于FPGA的VLIW(“Very Long Instruction

2、Word”的縮寫,中文意思是“超長指令字”)微處理器的設(shè)計(jì)實(shí)現(xiàn),是對(duì)64位的指令字和192位數(shù)據(jù)的VLIW微處理器進(jìn)行操作處理,每64位指令字由三個(gè)并行操作構(gòu)成。本文采用四級(jí)流水線技術(shù),運(yùn)用FPGA設(shè)計(jì)實(shí)現(xiàn)VLIW微處理器及其功能。根據(jù)VLIW微處理器的基本原理,將VLIW微處理器合理劃分為五個(gè)主要部分,分別為取指模塊、譯碼模塊、寄存器堆、執(zhí)行模塊、寫回模塊。在每個(gè)模塊下,部分模塊再次進(jìn)行劃分處理,運(yùn)用FPGA開發(fā)原理對(duì)各個(gè)模塊進(jìn)行功能

3、實(shí)現(xiàn),從而實(shí)現(xiàn)整個(gè)模塊,最終實(shí)現(xiàn)VLIW微處理器和微處理器的功能。實(shí)現(xiàn)了VLIW微處理器對(duì)數(shù)據(jù)的空操作、加法操作、減法操作、乘法操作、裝載操作、移動(dòng)操作、讀取操作、比較操作、異或操作、與非操作、或非操作、邏輯非操作、左移操作、右移操作、循環(huán)左移操作、循環(huán)右移操作。采用寄存器旁路通道技術(shù)解決了在VLIW微處理器執(zhí)行模塊和寄存器堆中的數(shù)據(jù)競(jìng)爭(zhēng)和控制競(jìng)爭(zhēng)問題。
   本文首先對(duì)VLIW微處理器的基本概念、特點(diǎn)、原理、架構(gòu)等作了簡(jiǎn)要的介

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論