低功耗技術在后端設計中的應用.pdf

1、隨著集成電路制造技術的發(fā)展,芯片的速度和集成度不斷提高,功耗密度顯著增大,同時為了延長手持設備中電池的使用時間、降低芯片的封裝及散熱成本,必須在芯片設計和實現時特別考慮功耗因素。同時,隨著芯片集成度的不斷提高,傳統(tǒng)的電路圖輸入/版圖輸入方法工作量太大,就需要借助電子設計自動化(EDA)工具進行設計、分析和驗證。嵌入式微處理器是SoC系統(tǒng)最核心的部分,其低功耗設計對降低整個系統(tǒng)的功耗意義重大。因此低功耗嵌入式微處理器設計和實現已成為集成電

2、路設計一個重要的研究方向。
　　 本文在分析集成電路功耗構成的基礎上,研究了常用低功耗設計方法,提出了本論文所使用的低功耗設計流程,它借助EDA工具進行低功耗設計優(yōu)化、功耗分析,最終可降低整個電路的功耗。
　　 為了說明本文低功耗實現流程的有效性,本文共給出了兩種實現流程:
　　 其一是基于SYNOPSYS公司的EDATOOL包括DC,Astro,PT實現的多閾值電壓技術的低功耗設計流程。采用的低功耗技術包含多閾