低功耗SoC后端設計中幾個關鍵技術的研究.pdf

1、隨著工藝水平的不斷發(fā)展，集成電路已經進入超深亞微米的SoC時代，設計規(guī)模越來越大，單一SoC芯片的集成度已經達到了上億門。然而，發(fā)展的同時也帶來了新的挑戰(zhàn)。一方面，由于電路工作頻率的要求越來越高，由此帶來的功耗問題已經成為新一代SoC設計方法學的重要研究內容；另一方面，集成度的提高，給測試矢量的生成帶來了更多的挑戰(zhàn)，有效地測試SoC芯片變得更加困難，因而，必須采用有效的可測性設計技術，提高測試覆蓋率，確保設計質量。本文主要研究了低功耗S

2、oC后端設計中的布局布線技術、后端低功耗設計方法、可測性設計方法等，并以一顆G.722.2語音SoC為例，將上述研究成果完成了實踐。
　　論文首先研究了CMOS電路的主要功耗來源，研究了低功耗設計技術的理論及實現方法。通過對G.722.2語音SoC進行功耗分析，了解總體功耗分布，分別采用門控時鐘、操作數隔離、存儲器分塊訪問等不同的低功耗技術有針對性的進行了低功耗設計，成功地實現了降低功耗的目的。
　　論文研究了DFT技術以及

3、測試矢量生成技術。論文使用DFT Compiler工具，采用掃描測試技術對 G.722.2語音 SoC實現了可測性設計，并運用TetraMAX完成測試矢量的生成。通過靜態(tài)時序分析和形式驗證保證了設計在時序和功能上的雙重可靠性。
　　論文研究了后端布局布線技術以及信號完整性的相關理論。論文使用SoC Encounter完成了G.722.2語音SoC物理設計，包括布局布線，電源規(guī)劃，時鐘樹綜合以及詳細布局布線，設計規(guī)則驗證，同時，還借