低電壓高電源抑制比帶隙基準電路設(shè)計.pdf_第1頁
已閱讀1頁，還剩71頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、帶隙基準作為一種高精度的基準電壓產(chǎn)生方式，廣泛地應(yīng)用在各類ADC、電源管理等芯片中，成為SOC芯片中必需的關(guān)鍵模塊之一。低電壓高電源抑制比的帶隙基準作為現(xiàn)在的帶隙研究熱點以及未來的趨勢具有很高的研究意義。 為達到研究目的，本文緊抓住帶隙基準電路的精度、電源電壓、電源抑制比三個參數(shù)進行優(yōu)化設(shè)計。 在對帶隙基準理論進行介紹后，通過理論推導(dǎo)和仿真驗證，本文重點分析了傳統(tǒng)BiCMOS 帶隙和標準CMOS 帶隙的誤差源和電源抑制比，

2、得到了相應(yīng)的結(jié)論和設(shè)計依據(jù)。 基于前面章節(jié)的理論，在傳統(tǒng)BiCMOS 帶隙和標準CMOS 帶隙的基礎(chǔ)上，本文分別提出了一種改進后的BiCMOS 帶隙和一種改進后的CMOS 帶隙，并且通過了仿真驗證，結(jié)果表明，改進后的BiCMOS 帶隙基本消除了電流失配帶來的誤差，精度高達10 ppm/oC，同時反饋因子的提高使其直流電源抑制比達到90 dB，并且通過合理的設(shè)置參數(shù)使得該電路實現(xiàn)了低功耗和快速啟動；改進后的CMOS 帶隙以電源獨立

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論