32bits高速CMOS浮點乘法器設計.pdf

1、乘法運算在數(shù)字信號處理(DSP)系統(tǒng)中占有重要地位.乘法運算速度在很大程度上決定了數(shù)字信號處理系統(tǒng)的數(shù)據(jù)吞吐率.人們提出了很多先進的乘法算法和乘法器結(jié)構(gòu)以改善乘法器的性能.由于應用廣泛,符合IEEE754-1985浮點運算標準的浮點乘法器設計倍受重視.該文從算法入手通過自頂向下的正向設計,完成了一種符合IEEE754-1985標準的32bits高速CMOS浮點乘法器的電路設計.該乘法器采用MBA-樹型結(jié)構(gòu):利用MBA算法生成部分積;基于

2、4:2 Comperssor的樹型結(jié)構(gòu)部部分積進行O(log<,2>N)次求和,生成Carry Save形式的乘積;最后由一個高速加法器求出最終乘積.MBA算法不僅將部分積數(shù)目壓縮至原來的一半,而且可以縮短互連線長度,降低互連線寄生效應對系統(tǒng)性能的影響.基于4:2 Comperssor的樹型結(jié)構(gòu)對稱性好、互連線規(guī)則,比其它樹型結(jié)構(gòu)更有利于電路實現(xiàn).隨著特征尺寸的縮小,MBA-樹型結(jié)構(gòu)在速度上的優(yōu)勢將更加明顯.電路設計中采用了新型的高速、

3、低功耗加法運算單元和部分積產(chǎn)生電路,進一步提高了系統(tǒng)性能.該文還提出了一種Normal標志的計算方法,詳細討論了IEEE標準中四種舍入模式及標志信號的電路設計.該浮點乘法器內(nèi)含19,197個晶體管,電路模擬采用Chartered CMOS 0.35um制程(三層鋁線互連)的Spice模型.計算機模擬結(jié)果表明所設計的乘法器具有高速、低功耗的良好性能.在3.3V工作電壓,環(huán)境溫度25℃下,浮點乘法器延遲僅為3.807ns,對應極限頻率為26