低壓差穩(wěn)壓器的設(shè)計(jì).pdf

1、電源管理電路具有高集成度、高性價(jià)比、最簡(jiǎn)外圍設(shè)備、最佳性能指標(biāo)、能構(gòu)成高效率電源等優(yōu)點(diǎn)，具有廣闊的市場(chǎng)前景。低壓差穩(wěn)壓器(LOW Drop-Out Regulator)，主要用于那些基于平臺(tái)(數(shù)字信號(hào)處理器、超低功率微控制器以及其它高性能低功耗電路模塊)的設(shè)計(jì)。LDO是新一代的集成電路穩(wěn)壓器，其需求量大，成本低，價(jià)格便宜，廣泛應(yīng)用于產(chǎn)品的電源管理中。主要應(yīng)用于PDA、MP3播放器、數(shù)碼相機(jī)、無(wú)線電話與數(shù)據(jù)網(wǎng)絡(luò)、儀器等。因此，對(duì)LDO進(jìn)行

2、設(shè)計(jì)研究，具有深遠(yuǎn)的市場(chǎng)價(jià)值。 本文設(shè)計(jì)的LDO，作為高性能鎖相環(huán)(Phase Locked Loop，PLL)設(shè)計(jì)項(xiàng)目中的一個(gè)IP，用于PLL的電源管理。其輸入電壓為3.3V，輸出電壓為1.8V，輸出電流范圍為0mA～22mA，典型負(fù)載電流為12.5mA。該LDO IP具有優(yōu)越的高效率、低功耗、外圍設(shè)備簡(jiǎn)單(無(wú)需片外電容)、溫度特性好的特點(diǎn)，對(duì)電源噪聲有較好的抑制作用，同時(shí)對(duì)負(fù)載的調(diào)整能力強(qiáng)，能夠在負(fù)載(PLL)的各種工作條件

3、下穩(wěn)定工作。整個(gè)PLL項(xiàng)目是在宏力GSMC 0.18μm 1P6M CMOS工藝下設(shè)計(jì)完成。 本文主要的工作有以下幾個(gè)方面： (1)詳細(xì)分析了LDO的工作原理，根據(jù)設(shè)計(jì)要求構(gòu)建了系統(tǒng)的整體架構(gòu)，根據(jù)負(fù)載工作情況制定了芯片的設(shè)計(jì)指標(biāo)。利用小信號(hào)分析方法對(duì)系統(tǒng)穩(wěn)定性進(jìn)行了分析，提出了基于阻尼因子控制的LDO系統(tǒng)穩(wěn)定補(bǔ)償方法。這種補(bǔ)償方法使系統(tǒng)無(wú)需片外電容就能穩(wěn)定工作，克服了傳統(tǒng)的等效串聯(lián)電阻補(bǔ)償?shù)牟痪_以及米勒補(bǔ)償中易引入額