10位，100MS-s ADC的研究與優(yōu)化.pdf

1、在已有模數(shù)轉(zhuǎn)換器的基本結(jié)構(gòu)中，逐次逼近(Successive Approximation)型和過采樣(Oversampling)型可以實(shí)現(xiàn)比較高的精度，但受結(jié)構(gòu)的限制這兩種類型都難以實(shí)現(xiàn)更高的速度。流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器是一種研究和應(yīng)用非常廣泛的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)，在精度、速度和功耗上相對(duì)其它類型有很大的改進(jìn)，是高速高精度領(lǐng)域的主要應(yīng)用類型。
　　 在高端可視信號(hào)處理，高速大規(guī)模數(shù)字通信，以及醫(yī)療呈像等領(lǐng)域的研究開發(fā)中，需要采樣頻率達(dá)

2、到100MS/s，奈氏帶寬的動(dòng)態(tài)范圍接60dB的ADC。為達(dá)到這些要求，人們對(duì)一種功能強(qiáng)大的，同時(shí)具有合理的面積和功耗的ADC的電路和結(jié)構(gòu)進(jìn)行了持續(xù)不斷的研究。這里，我們對(duì)在標(biāo)準(zhǔn)CMOS工藝下實(shí)現(xiàn)這樣一個(gè)ADC尤為關(guān)注。
　　 本文首先討論了在時(shí)間插入，或是并行，流水線結(jié)構(gòu)ADC中的一些已知問題。然后，針對(duì)這些問題，我們給出一個(gè)10位的，最大采樣頻率95MHz的0.6um CMOS工藝下的結(jié)構(gòu)，并進(jìn)行說明。在低的轉(zhuǎn)換速率下，它的

3、信噪失真比（Signal-to-Noise And Distortion-Ration）達(dá)到59.5dB，而在50MHz輸入頻率，95MHz轉(zhuǎn)換頻率下，其SNDR可達(dá)到50dB。通過一個(gè)很小的失調(diào)控制來抑制fs/2處頻譜，其無雜散動(dòng)態(tài)范圍（SFDR）可達(dá)到65dB。ADC由全差動(dòng)電路實(shí)現(xiàn)，采用2通道3級(jí)流水線結(jié)構(gòu)。每級(jí)轉(zhuǎn)換4位，12位中的2位用于數(shù)字糾錯(cuò)。同時(shí)針對(duì)這種結(jié)構(gòu)的次級(jí)模數(shù)轉(zhuǎn)換器（sub-ADC）中的比較器結(jié)構(gòu)，我們進(jìn)行了深入的