一種10位逐次逼近型ADC的研究與設(shè)計(jì).pdf

1、隨著數(shù)字電子技術(shù)的飛速發(fā)展，單片機(jī)（MCU）的應(yīng)用已經(jīng)滲透到我們生活的各個(gè)領(lǐng)域，從工業(yè)控制、航空航天、移動(dòng)通訊到便攜消費(fèi)電子、辦公自動(dòng)化和汽車電子等幾乎是無所不在。同時(shí)，SoC（System on Chip）技術(shù)的不斷發(fā)展和成熟，設(shè)法將更多的功能模塊集成在一塊芯片上也成為集成電路設(shè)計(jì)的必然趨勢(shì)。然而自然界的信號(hào)都是以模擬信號(hào)的形式存在，于是，模數(shù)轉(zhuǎn)換器（ADC）作為連接模擬系統(tǒng)與數(shù)字信號(hào)處理系統(tǒng)的“橋梁”就成為目前的一個(gè)研究熱點(diǎn)。

2、>　　論文在對(duì)比分析各種 ADC結(jié)構(gòu)的基礎(chǔ)上，基于無錫華潤上華（CSMC）0.35um CMOS工藝，完成設(shè)計(jì)了一種嵌入于16位MCU，工作電壓為5V、系統(tǒng)時(shí)鐘為1MHz、采樣速率為90KS/s的10位差分逐次逼近型ADC。該系統(tǒng)采用了一種新型R-C混合結(jié)構(gòu)DAC，其通過一對(duì)比例電容實(shí)現(xiàn)了電阻梯的復(fù)用，有效減小了芯片面積。同時(shí)使用了一種與SAR ADC工作方式完全兼容并且不增加任何額外時(shí)序邏輯的失調(diào)消除技術(shù)，有效減小了差分比較器的失調(diào)電