畢業(yè)設計--數字頻率合成器設計

1、<p><b>　　畢業(yè)設計論文</b></p><p>　　作者 學號 </p><p>　　系部 電子信息學院 </p><p>　　專業(yè) 電子信息工程

2、 </p><p>　　題目 數字頻率合成器設計 </p><p>　　指導教師 </p><p>　　評閱教師 &

3、lt;/p><p>　　完成時間： 2012 年 10 月 24 日 </p><p>　　畢業(yè)設計(論文)中文摘要</p><p>　　畢業(yè)設計(論文)外文摘要</p><p><b>　　第一章 前言</b></p><p><b>　　1.1 選題意義</b

4、></p><p>　　隨著通信、雷達、宇航員和遙控遙感技術的不斷發(fā)展，對頻率的頻率穩(wěn)定度、頻譜純度、頻率的范圍和輸出頻率的個數提出越來越高的要求。為了提高頻率穩(wěn)定度，經常采用晶體振蕩器等方法來解決，但它不能滿足頻率個數多的要求，因此，目前大量采用頻率合成技術。</p><p>　　頻率合成是通信、測量系統(tǒng)中常用的一種技術，它是將一個或若干個高穩(wěn)定度的高準確度的參考頻率經過各種處理技

5、術生成具有同樣穩(wěn)定和準確度的大量離散頻率的技術。頻率合成的方法很多，可分為直接式頻率合成器、間接式頻率合成器、直接式數字頻率合成器。直接合成法是通過倍頻器、分頻器、混頻器進行加、減、乘、除運算，得到各種所需頻率。該方法頻率轉換時間快。</p><p>　　鎖相式頻率合成器是利用鎖相環(huán)PLL的窄帶跟蹤特性來得到不同的頻率。該方法結構簡化、便于集成，且頻譜純度高，目前使用比較廣泛。</p><p&

6、gt;<b>　　1.2 國內外現狀</b></p><p>　　頻率合成器在國外已經發(fā)展得比較成熟，形成了各種類型的鎖相式整數頻率合成器、鎖相式分數頻率合成器、直接數字頻率合成器、雙環(huán)或多環(huán)鎖相式頻率合成器、DDS與PLL混合式頻率合成器等完整系列合成器，滿足了通信、數字電視等領域的需要，形成了巨大的頻率合成器市場。頻率合成器的發(fā)展趨勢是頻率更高、系統(tǒng)功能更強、制作工藝更先進、集成度更高、

7、成本更低、功耗更低、系列品種更加完善。雙環(huán)或多環(huán)鎖相式頻率合成器，，DDS與鎖相式混合的頻率合成器已經實現單片集成。頻率合成器已經與通信系統(tǒng)收發(fā)機的射頻電路集成在一起，形成了集接收機、發(fā)射機、頻率合成器于一體的SOC芯片。</p><p><b>　　1.3 課題任務</b></p><p>　　本文主要分三個部分：序言部分為第一章。序言部分主要介紹了選題意義以及頻率

8、合成器的國內外發(fā)展狀況；第二部分主要寫了數字頻率合成器的組成及工作原理；第三部分主要寫了本次數字合成器的具體設計過程；</p><p>　　第二章 數字頻率合成器的組成及工作原理</p><p>　　2.1數字頻率合成器的組成</p><p>　　數字鎖相式頻率合成器根據信道間隔和工作頻率可分為直接式頻率合成器和吞脈沖式頻率合成器。</p><p

9、>　　1、直接式頻率合成器</p><p>　　典型的直接式頻率合成器組成框圖如圖2-1所示。它由參考振蕩器、參考分頻器、鑒相器（PD）、環(huán)路濾波器（LF）、壓控振蕩器（VCO）和可編程分頻器等部分組成。</p><p><b>　　圖2-1</b></p><p>　　2、吞脈沖式頻率合成器</p><p>　　

10、吞脈沖式頻率合成器也稱變模分頻頻率合成器。在直接式頻率合成器中，VCO的輸出頻率是直接加在可編程分頻器上的。目前可編程分頻器還不能工作到很高的頻率，這就限制了這種合成器的應用。加前置分頻器后固然能提高合成器的工作頻率，但這是以降低頻率分辨力為代價的。若以減小參考頻率 的辦法來維持原來的頻率分辨力，這又將造成轉換時間的加長。最好的辦法在不改變頻率分辨力的同時提高合成器輸出頻率的有效方法之一是采用變模分頻器，也稱吞脈沖技術。它的工作速度雖不

11、如固定模數的前置分頻器那么快，但比可編程分頻器要快得多。吞脈沖式頻率合成器組成框圖如圖2-2所示。</p><p><b>　　圖2-2</b></p><p>　　2.2 鎖相環(huán)路的工作原理</p><p><b>　　1、鎖相環(huán)路的組成</b></p><p>　　鎖相環(huán)路的基本組成框圖如圖2

12、-3所示。它由鑒相器（PD）、環(huán)路濾波器（LF）和壓控振蕩器（VCO）三部分組成。其中，PD和LF構成反饋控制器，而VCO就是它的控制對象。</p><p><b>　　圖2-3</b></p><p>　?。?）鑒相器（PD）</p><p>　　鑒相器的組成框圖如圖2-4所示，它是一個相位比較裝置。它把輸入信號和壓控振蕩器的輸出信號的相位進

13、行比較，產生對應于兩信號相位差的誤差電壓。</p><p><b>　　圖2-4</b></p><p>　?。?）環(huán)路濾波器（LF）</p><p>　　在鎖相環(huán)路中，環(huán)路濾波器實際上就是一個低通濾波器，其作用是濾出除鑒相器輸出的誤差電壓 中的高頻分量和干擾分量，得到控制電壓 ，常用的環(huán)路濾波器有RC低通濾波器、無源比例積分濾波器及有源比例積

14、分濾波器等。</p><p>　?。?）壓控振蕩器（VCO）</p><p>　　壓控振蕩器是振蕩頻率 受控制電壓 控制的振蕩器。實際上是一種電壓-頻率變換器。可以通過改變控制電壓 來改變壓控振蕩器的頻率。壓控振蕩器頻率 隨控制電壓 變化的曲線稱為壓控特性曲線。壓控特性曲線一般為非線性，如圖2-5所示。</p><p><b>　　圖2-5</b&g

15、t;</p><p>　　2、鎖相環(huán)路的基本特性</p><p>　　（1）捕捉與鎖定特性</p><p>　　若鎖相環(huán)路原本處于失鎖狀態(tài)，由于環(huán)路的調節(jié)作用，最終進入鎖定狀態(tài)，這一過程，稱環(huán)路捕捉過程。在沒有干擾的情況下，環(huán)路一經鎖定，其輸出信號頻率等于輸入信號頻率。</p><p><b>　?。?）自動跟蹤特性</b&g

16、t;</p><p>　　若環(huán)路原本處于鎖定狀態(tài)，由于溫度或電源電壓的變化，使VCO輸出頻率變化，或者輸入信號頻率變化，通過環(huán)路自動相位控制作用，使VCO相位（頻率）不斷跟蹤輸入信號的相位（頻率），這個過程稱跟蹤過程，或同步過程。</p><p>　?。?）鎖相環(huán)路的捕捉帶與同步帶</p><p>　　環(huán)路能捕捉的最大起始頻差范圍稱捕捉帶或捕捉范圍，記作ΔfP。&l

17、t;/p><p>　　環(huán)路所能跟蹤的最大頻率范圍稱同步帶，記作ΔfH。</p><p>　　當f0＞fP時，環(huán)路將不能鎖定。</p><p>　　當f0＞fH時，環(huán)路將不能跟蹤。</p><p>　　一般有fH＞fP。 </p><p>　　3、常用集成鎖相環(huán)路CD4046簡介</p><p>　　

18、CD4046是通用的CMOS鎖相環(huán)集成電路，其特點是電源電壓范圍寬（為3V－18V），輸入阻抗高(約100MΩ)，動態(tài)功耗小，在中心頻率f0為10kHz下功耗僅為600μW，屬微功耗器件。</p><p>　　CD4046是帶有RC型VCO的鎖相環(huán)路，屬于低頻鎖相環(huán)路。采用 16 腳雙列直插式，圖4-11為CD4046的內部功能框圖和構成鎖相頻率合成器時的外圍元件連接圖。從圖中可以看出，CD4046主要由相位比較

19、Ⅰ、Ⅱ、壓控振蕩器（VCO）、線性放大器、源跟隨器、整形電路等部分構成。芯片內含有一個低功耗、高線性VCO，兩個工作方式不同的鑒相器PDI和PDII，A1為PDI和PDII的公用輸入基準信號放大器，源跟隨器A2與VCO輸入端相連是專門作FM解調輸出之用的，此外還有一個6V左右的齊納穩(wěn)壓管。</p><p>　　CD4046的內部功能框圖2-6</p><p><b>　　圖2-6

20、</b></p><p><b>　　各引腳功能如下：</b></p><p>　　1腳相位輸出端，環(huán)路入鎖時為高電平，環(huán)路失鎖時為低電平。2腳相位比較器Ⅰ的輸出端。3腳比較信號輸入端。4腳壓控振蕩器輸出端。5腳禁止端，高電平時禁止，低電平時允許壓控振蕩器工作。6、7腳外接振蕩電容。8、16腳電源的負端和正端。9腳壓控振蕩器的控制端。10腳解調輸出端，用于

21、FM解調。11、12腳外接振蕩電阻。13腳相位比較器Ⅱ的輸出端。14腳信號輸入端。15腳內部獨立的齊納穩(wěn)壓管負極</p><p>　　2.3 參考振蕩器的工作原理</p><p>　　參考振蕩器可采用門電路（74LS系列或CD系列）與標稱石英晶體構成振蕩器。石英晶體振振器的電路符號、等效電路、電抗曲線如圖2-7所示。</p><p><b>　　圖2-7

22、</b></p><p>　　從石英晶體諧振器的電抗特性可以看出，在串、并聯諧振頻率之間很狹窄的工作頻帶內，它呈電感性。因而石英振蕩器可以工作于感性區(qū)，也可以工作于串聯諧振頻率上，但不能使用容性區(qū)。</p><p>　　根據晶體在振蕩電路中的不同作用，振蕩電路可分為兩類：一類是石英晶體在電路中作為等效電感元件使用，這類振蕩器稱為并聯型晶體振蕩器；另一類是把石英晶體作為串聯諧振元

23、件使用，使它工作于串聯諧振頻率上，稱為串聯型晶體振蕩器。</p><p>　　2.4 參考分頻器的工作原理</p><p>　　1、二-五-十進制計數器74390邏輯符合和邏輯功能</p><p>　　圖2-8中的計數器為二－五－十進制異步計數器，在一片74LS390集成芯片中封裝了2個二－五－十進制的異步計數器。所謂二－五－十進制異步計數器是由一個二進制計數器和

24、一個五進制計數器組合而成的，每個二－五－十進制分別有各自的清零端CLR。</p><p><b>　　圖2-8</b></p><p>　　2、由兩片74390計數器構成4000分頻器電路，產生1KHz基準參考信號。</p><p>　　電路接線圖如圖2-9所示。圖中輸入信號為4MHz方波信號，輸出為1KHz方波信號。</p>&

25、lt;p><b>　　圖2-9</b></p><p>　　2.5 可變分頻器和分頻比控制器的工作原理</p><p>　　1、可逆計數器CD4510</p><p>　　CD4510是4位加/減法的十進制計數器，計數器的方向由控制輸入端U/D控制。當U/D為高電平時，則為加法計數器，當U/D為低電平時，則為減法計數器。如圖2-10.&

26、lt;/p><p><b>　　如圖2-10</b></p><p>　　CD4510各管腳功能見表2-1。</p><p><b>　　表2-1</b></p><p>　　2、用CD4510設計99分頻器，圖2-11.</p><p><b>　　圖2-11<

27、/b></p><p>　　2.6消抖動電路的工作原理</p><p>　　基本RS觸發(fā)器雖然電路簡單，但具有廣泛的用途。圖2-12是在時序電路中廣泛應用的消抖動開關電路的原理電路。</p><p><b>　　圖2-12</b></p><p>　　2.7 數碼顯示電路的工作原理</p><p

28、>　　圖2-13為LC5011的管腳圖和邏輯符號。4-27為CD4511的管腳圖和邏輯符號。</p><p><b>　　圖2-13</b></p><p>　　CD4511的功能真值表如表2-2所示。</p><p><b>　　表2-2</b></p><p>　　第三章 數字頻率合成器的

29、設計與實現</p><p>　　3.1頻率合成器的框圖設計</p><p>　　1、根據課題給定的設計指標要求，確定系統(tǒng)設計框圖。由于系統(tǒng)工作頻率較低，因此可以選擇直接式頻率合成方案。根據系統(tǒng)指標要求，選擇數字頻率合成器系統(tǒng)設計框圖如圖3-1所示。</p><p><b>　　圖3-1</b></p><p><b

30、>　　3.2設計過程</b></p><p>　　根據系統(tǒng)框圖，確定各個單元電路的結構，并進行元器件選擇和參數計算。</p><p>　　（1）集成鎖相環(huán)路PLL及外接振蕩元器件</p><p>　　根據設計指標要求，集成鎖相環(huán)路可選為CD4046，它包含PD和VCO，最高工作頻率為1.4MHz，滿足設計要求。CD4046的內部組成框圖及外接元件電

31、路如圖4-11所示。作為頻率合成器時，3、4端之間應插入可變分頻器N。根據設計要求，有fomax=99kHz，fomin=1kHz。CD4046內部的VCO是一個電流控制型振蕩器，查資料，其振蕩頻率與控制電壓Ud的關系</p><p>　　式中VGS為耗盡型NMOS三極管的源柵間導通壓降，約0.5V左右，VDS為耗盡型PMOS管的漏源飽和壓降，約為1V左右。式中的第二項為常數項，也就是VCO的最低振蕩頻率fomi

32、n。</p><p>　　電源電壓VDD=5V。取Ct=100pF，如f=1KHz，則R4=3.3MΩ，但VCO頻率范圍應小于1KHz，取R4=22MΩ。</p><p>　　當Ud =VDD時，VCO維持在最高振蕩頻率fomax</p><p><b>　　因此可得：</b></p><p>　?。?）參考頻率和環(huán)路濾

33、波器</p><p>　　設環(huán)路濾波器的上限截止頻率為fH，從濾波的角度考慮，應有fR =(5～10) fH。若選簡單RC低通濾波器，則有：</p><p>　　取fR=1×103=10 fH=10/(2RC)，則RC=1/(200 )≈1.6（ms）。若取C=0.033 F，則R≈48.48（k ）。最終取R1=51k 。這里選RC比例積分濾波器作環(huán)路濾波器，R2 ＜＜R1，則

34、取C=0.033 F，R1=51k ，R2=5.1k 。</p><p><b>　　（3）參考振蕩器</b></p><p>　　振蕩器電路選用晶體振蕩電路，不使電路具有更高的Q值，以提高頻率的穩(wěn)定性。又由于CMOS電路輸入阻抗極高，選用CMOS與非門構成參考振蕩器。為適應低電壓工作條件，采用74HC系列。電路如圖4-29所示。</p><

35、p><b>　　圖3-2</b></p><p>　　Rf為反饋電阻，它的作用是保證在靜態(tài)時，非門U1能工作在其電壓傳輸特性的轉折區(qū)—線性放大區(qū)，構成使反相器成為具有很強放大能力的放大電路，Rf常取10-100 M ，較高的反饋電阻有處于提高振蕩頻率的穩(wěn)定性，選Rf=22M 。晶體、C1、C2構成π型選頻反饋網絡，電路只能在晶體諧振頻率處產生振蕩，反饋系數由C1、C2之比決定。根據晶體

36、外接電容的要求，可選C1=C2=24pF。晶體XTAL的頻率選4.096MHz（該頻率點附近的頻率穩(wěn)定度較高）。即 U1與Rf 、晶體、C1、C2構成電容三點式振蕩電路，產生一個近似正弦波的波形。U2是整形緩沖用反相器，經U2整形后，輸出變?yōu)榫匦尾?，同時U2可以隔離負載對振蕩電路的影響。</p><p><b>　?。?）參考分頻器</b></p><p>　　現在要

37、將4MHz的參考振蕩頻率分頻為1kHz，因此分頻比R=4000（=10×10×10×4），即用3個十進制計數器和1個四進制計數器級聯來實現。通常實現分頻器的電路是計數器電路，因此可以選74LS390為參考分頻器。</p><p><b>　?。?）可變分頻器</b></p><p>　　由于最大可變分頻比N=99，且輸出方式為十進制方式，

38、因此，可變分頻器N應選初始值可預置的十進制計數器。需要兩級這樣的計數器可選2片CD4510作為可變分頻器。CD4510是初始值可預置BCD碼加減法計數器，要實現f從1-99KHz，分頻比N為1-99，采用預置端和清零端來做N進制計數器。預置數就采用分頻比控制計數器個位和十位輸出的數據。如果采用加法，如預置數為60~99復位置數，這時N=99-60+1=40進制，不符合設計要求，顯示頻率就與鎖相環(huán)路實際輸出的信號頻率不同。 由于初始值輸入

39、端數據同時也作為VCO輸出結果譯碼顯示的輸入數據，考慮到二者的一致性，計數器應選減法計數器。這樣數碼管顯示的值就是輸出信號的頻率。</p><p>　?。?）分頻比控制計數器及消抖動電路</p><p>　　分頻比控制計數器是用來產生可變分頻器所需要的分頻比N。選用1片74L390（含兩級十進制計數器）構成頻率調節(jié)電路，另用一開關電路來控制計數脈沖的通斷。 另外，通常使用的開關是由機械觸點

40、實現開關的閉合和斷開，由于機械觸點存在彈性，閉合后會產生反彈，為了得到穩(wěn)定的信號，增加消抖動電路。消抖動電路可以用RS觸發(fā)器或者門電路（如74LS00）構成。</p><p>　?。?）顯示譯碼器和數碼顯示器</p><p>　　顯示電路用來顯示輸出頻率數值，由于fi=1KHz，N分頻后fo=Nfi=N（KHz），因此分頻比N即為此數值（單位：kHz），故可將可變分頻器初始值數據作為譯碼器

41、輸入數據。分頻比控制計數器個位和十位輸出的數據同時也是譯碼器的輸入數據。顯示器件可以選用LED共陰極數碼管，顯示譯碼器選用CD4511與之配合。</p><p>　?。?）數字頻率合成器的設計電路，如圖3-3。</p><p><b>　　圖3-3</b></p><p><b>　　第四章 數據測試</b></p&

42、gt;<p><b>　　1、調試設備：</b></p><p>　　穩(wěn)壓電源、示波器、萬用表</p><p>　　2、調試步驟：實物圖見4-1</p><p>　　1） 要測試輸入信號fi =1kHZ有無，要先晶體振蕩部分是否產生４MHz。然后通過分頻產生1kHZ信號。測試點鎖相環(huán)CD4046的14腳；</p>

43、<p>　　輸入信號為1kHZ，再測鎖相環(huán)CD4046。測試點為如圖3腳和4腳；</p><p>　　3腳信號等于輸入信號；4腳信號是通過CD４５１０分頻所得，次腳信號與數碼管顯示的數字一致。通過分別按兩個開關，分別測試。</p><p>　　3、測試數據及分析（下表是測試的部分數據）如表4-1</p><p><b>　　表4-1</

44、b></p><p><b>　　實物圖4-1</b></p><p><b>　　結論</b></p><p>　　本次數字頻率合成器的性能指標基本上實現，頻率輸出范圍為1—99kHZ，頻率間隔 f=1kHZ。利用數碼管顯示輸出頻率；頻率調節(jié)采用計數方式，電路中設計開關消抖動。</p><p&

45、gt;　　不足之處就是工藝太差，布線凌亂。</p><p><b>　　參考文獻</b></p><p>　　[1] 閻石. 數字電子技術基礎[M].北京：高等教育出版社，1998.</p><p>　　[2] 鮑可進等.數字邏輯電路設計[M].北京：清華大學出版社，2004.</p><p>　　[3] 沈小豐.電子技

46、術實踐基礎[M].北京：清華大學出版社，2005.</p><p>　　[4] 馮根生.數字電子技術[M]. 合肥：中國科學技術出版社，1999.</p><p>　　[5] 楊學敏，劉繼承.數字邏輯技術基礎[M].北京：機械工業(yè)出版社，2004</p><p><b>　　目錄 </b></p><p><b&g

47、t;　　第一章 前言1</b></p><p>　　1.1 選題意義1</p><p>　　1.2 國內外現狀1</p><p>　　1.3 課題任務2</p><p>　　第二章 數字頻率合成器的組成及工作原理2</p><p>　　2.1數字頻率合成器的組成2</p><

48、p>　　2.2 鎖相環(huán)路的工作原理3</p><p>　　2.3 參考振蕩器的工作原理6</p><p>　　2.4 參考分頻器的工作原理7</p><p>　　2.5 可變分頻器和分頻比控制器的工作原理8</p><p>　　2.6消抖動電路的工作原理10</p><p>　　2.7 數碼顯示

49、電路的工作原理10</p><p>　　第三章 數字頻率合成器的設計與實現11</p><p>　　3.1頻率合成器的框圖設計11</p><p>　　3.2設計過程11</p><p>　　第四章 數據測試16</p><p><b>　　結論17</b></p>&l